公开(公告)号：CN116631947A

公开(公告)日：2023-08-22

申请号：CN202310429111.3

申请日：2023-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕旻轩 ,  黄麟淯 ,  游力蓁 ,  王圣璁 ,  程仲良 ,  苏焕杰 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088 ,  H10B10/00

Abstract: 器件包括衬底、位于衬底上方的纳米结构沟道的垂直堆叠件、包裹纳米结构沟道的栅极结构以及位于衬底上的源极/漏极区域。器件还包括与源极/漏极区域接触的源极/漏极接触件。源极/漏极接触件包括第一材料的芯层。源极/漏极通孔位于源极/漏极接触件上方并且与源极/漏极接触件接触。源极/漏极通孔是第一材料。栅极通孔位于栅极结构上方并且与栅极结构电连接。栅极通孔是第一材料。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN119947177A

公开(公告)日：2025-05-06

申请号：CN202510050658.1

申请日：2025-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张博钦 ,  吕旻轩 ,  江芃萱 ,  苏曼侬 ,  朱家宏 ,  陈姿蓓 ,  李沛桦 ,  卢炜业 ,  王菘豊 ,  林斌彦

IPC: H10D30/62 ,  H10D30/01

Abstract: 公开了半导体器件和制造半导体器件的方法。该半导体器件包括衬底，设置在衬底上的第一源极/漏极(S/D)区域和第二源极/漏极区域，以及接触结构。接触结构包括设置在第一S/D区域和第二S/D区域上的第一导电覆盖层和第二导电覆盖层、以及导电插塞。导电插塞包括设置在第一导电覆盖层和第二导电覆盖层的顶表面上的第一插塞部分，设置在第一导电覆盖层和第二导电覆盖层之间的第二插塞部分，和设置在第一S/D区域和第二S/D区域之间的第三插塞部分。

公开(公告)号：CN220510044U

公开(公告)日：2024-02-20

申请号：CN202321545119.8

申请日：2023-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林侃儒 ,  黄麟淯 ,  吕旻轩 ,  卢炜业 ,  李弘贸 ,  简瑞宏

IPC: H01L29/78 ,  H01L23/48 ,  B82Y10/00

Abstract: 一种半导体结构，本公开描述了一种设置于半导体基板中的内埋导电结构及其形成方法。结构包含外延区，设置于基板上且相邻于纳米结构栅极层及纳米结构通道层；第一硅化物层，设置于外延区的顶部之内；以及第一导电结构，设置于第一硅化物层的顶表面上。结构还包含第二硅化物层，设置于外延区的底部之内；以及第二导电结构，设置于第二硅化物层的底表面上且贯穿基板，其中第二导电结构包含第一金属层，与第二硅化物层接触；以及第二金属层，与第一金属层接触。