-
公开(公告)号：CN119947177A
公开(公告)日：2025-05-06
申请号：CN202510050658.1
申请日：2025-01-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了半导体器件和制造半导体器件的方法。该半导体器件包括衬底，设置在衬底上的第一源极/漏极(S/D)区域和第二源极/漏极区域，以及接触结构。接触结构包括设置在第一S/D区域和第二S/D区域上的第一导电覆盖层和第二导电覆盖层、以及导电插塞。导电插塞包括设置在第一导电覆盖层和第二导电覆盖层的顶表面上的第一插塞部分，设置在第一导电覆盖层和第二导电覆盖层之间的第二插塞部分，和设置在第一S/D区域和第二S/D区域之间的第三插塞部分。
-
公开(公告)号：CN115763520A
公开(公告)日：2023-03-07
申请号：CN202211033884.1
申请日：2022-08-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 方法包括形成从衬底突出的第一鳍和第二鳍；形成围绕第一鳍和第二鳍的隔离层；在第一鳍上外延生长第一外延区域并且在第二鳍上外延生长第二外延区域，其中，第一外延区域和第二外延区域合并在一起；对第一外延区域和第二外延区域执行蚀刻工艺，其中，蚀刻工艺将第一外延区域与第二外延区域分隔开；在第一外延区域与第二外延区域之间沉积介电材料；以及形成在第一鳍上方延伸的第一栅极堆叠件。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114975265A
公开(公告)日：2022-08-30
申请号：CN202210298172.6
申请日：2022-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 公开半导体装置与其制作方法。方法可包含形成鳍状结构于基板上；形成源极/漏极区于鳍状结构上；形成栅极结构于鳍状结构上以与源极/漏极区相邻；以及形成盖结构于栅极结构上。形成盖结构的步骤包括：形成导电盖于栅极结构上，形成盖衬垫于导电盖上，以及形成碳为主的盖于盖衬垫上。方法更包括形成第一接点结构于源极/漏极区上；形成绝缘盖于第一接点结构上；以及形成第二接点结构于导电盖上。
-
公开(公告)号：CN118610255A
公开(公告)日：2024-09-06
申请号：CN202410572290.0
申请日：2024-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 描述了半导体装置结构及其形成方法。在部分实施方式中，该结构包括位于在基板上的N型源极/漏极磊晶特征、在基板上的P型源极/漏极磊晶特征、直接设置在N型源极/漏极磊晶特征上的第一硅化物层以及直接设置在P型源/漏极磊晶特征上的第二硅化物层。第一和第二硅化物层包含第一金属，第二硅化物层比第一硅化物层实质上更厚。该结构更包含直接设置在该第一硅化物层上的第三硅化物层以及直接设置在该第二硅化物层上的第四硅化物层。第三和该第四硅化物层包含与该第一金属不同的一第二金属，且第三硅化物层比第四硅化物层实质上更厚。
-
公开(公告)号：CN110729191B
公开(公告)日：2023-08-29
申请号：CN201811396062.3
申请日：2018-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/28 , H01L27/088
Abstract: 一种方法包括去除伪栅极以在栅极间隔件之间留下沟槽，形成延伸到沟槽中的栅极电介质，在栅极电介质上方沉积金属层，其中，金属层包括延伸到沟槽中的部分，将填充区沉积到沟槽中，其中，金属层具有位于填充区的相对侧上的第一垂直部分和第二垂直部分，回蚀刻金属层，其中，填充区至少比金属层凹进得更少，以及金属层的部分的剩余部分形成栅电极，将介电材料沉积到沟槽中，并且实施平坦化以去除介电材料的多余部分。介电材料的位于沟槽中的部分在栅电极上方形成介电硬掩模的至少部分。本发明的实施例涉及减少金属栅极的回蚀刻中的图案负载。
-
Patent Agency Ranking
公开(公告)号：CN110783269B
公开(公告)日：2022-03-01
申请号：CN201910549771.9
申请日：2019-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体装置及其制造方法。方法包括以下步骤：在基板上形成沿第一方向延伸的半导体鳍片。在半导体鳍片上形成源极/漏极区域，在源极/漏极区域上方形成第一层间介电层。形成横跨半导体鳍片并且在实质上垂直于第一方向的第二方向上延伸的栅极堆叠。在第一层间介电层上形成具有第一开口的图案化遮罩。使用在第一方向上比在第二方向上具有更快沉积速率的沉积制程在第一开口中形成保护层。在形成保护层之后，第一开口在第二方向上延伸。第二开口形成在第一层间介电层中并且在延伸的第一开口下方。在第二开口中形成导电材料。
-
公开(公告)号：CN110660661A
公开(公告)日：2020-01-07
申请号：CN201910572254.3
申请日：2019-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306 , H01L21/66
Abstract: 一种半导体元件制造方法，在基板之上形成底层结构。在底层结构之上形成薄膜。测量薄膜的表面形貌，并将表面形貌存储为形貌数据。使用方向性蚀刻执行局部蚀刻，并扫描基板，使得薄膜的整个表面承受方向性蚀刻。根据形貌数据调整方向性蚀刻的电浆束强度。
-
公开(公告)号：CN115497802A
公开(公告)日：2022-12-20
申请号：CN202210842277.3
申请日：2022-07-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及一种半导体装置制造系统。半导体装置制造系统可包括一腔室和在腔室中的一离子源。离子源可包括一出口。离子源可配置来产生一粒子束。半导体装置制造系统可还包括一网格结构，邻近离子源的出口且配置来操控粒子束。网格结构的一第一部分可与网格结构的一第二部分电性绝缘。
-
公开(公告)号：CN110783269A
公开(公告)日：2020-02-11
申请号：CN201910549771.9
申请日：2019-06-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体装置及其制造方法。方法包括以下步骤：在基板上形成沿第一方向延伸的半导体鳍片。在半导体鳍片上形成源极/漏极区域，在源极/漏极区域上方形成第一层间介电层。形成横跨半导体鳍片并且在实质上垂直于第一方向的第二方向上延伸的栅极堆叠。在第一层间介电层上形成具有第一开口的图案化遮罩。使用在第一方向上比在第二方向上具有更快沉积速率的沉积制程在第一开口中形成保护层。在形成保护层之后，第一开口在第二方向上延伸。第二开口形成在第一层间介电层中并且在延伸的第一开口下方。在第二开口中形成导电材料。
-
公开(公告)号：CN119342890A
公开(公告)日：2025-01-21
申请号：CN202410960597.8
申请日：2024-07-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了用以形成至源极/漏极部件的低接触电阻接触件的方法。本公开的方法包括：接收包括暴露出n型源极/漏极部件的表面和p型源极/漏极部件的表面的开口的工件；选择性地在p型源极/漏极部件的表面上沉积第一硅化物层，而n型源极/漏极部件的表面基本没有第一硅化物层；在第一硅化物层和n型源极/漏极部件的表面上沉积金属层；在金属层上方沉积第二硅化物层。选择性沉积包括：通过自组装层钝化n型源极/漏极部件的表面；在p型源极/漏极部件的表面上沉积第一硅化物层；以及去除自组装层。根据本申请的实施例，提供了半导体结构及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.029 seconds)
