公开(公告)号：CN114300416A

公开(公告)日：2022-04-08

申请号：CN202011392694.X

申请日：2020-12-02

Applicant: 台湾积体电路制造股份有限公司 ,  台积电(南京)有限公司

Inventor： 林含谕 ,  李芳苇 ,  林启德 ,  布力汗 ,  沈泽民 ,  林立德 ,  林斌彦 ,  杨承慈 ,  李慈莉 ,  林执中

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体器件及其制造方法。一种方法，包括形成鳍结构，该鳍结构包括在衬底之上交替堆叠的多个第一半导体层和多个第二半导体层。跨鳍结构形成虚设栅极结构。去除鳍结构的暴露的第二部分。使用包括含氢气体和含氟气体的气体混合物执行选择性蚀刻工艺，以使第一半导体层横向凹陷。在经横向凹陷的第一半导体层的相反端面形成内部间隔件。在第二半导体层的相反端面形成源极/漏极外延结构。去除虚设栅极结构以暴露鳍结构的第一部分。去除经横向凹陷的第一半导体层。形成栅极结构以围绕每个第二半导体层。

公开(公告)号：CN113707720A

公开(公告)日：2021-11-26

申请号：CN202110504613.9

申请日：2021-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张旭凯 ,  黄治融 ,  董彦佃 ,  朱家宏 ,  梁顺鑫 ,  沈泽民 ,  林斌彦 ,  王菘豊

IPC: H01L29/78 ,  H01L21/336

Abstract: 公开了具有不同配置的接触结构的半导体器件及其制造方法。半导体器件包括设置在第一鳍结构和第二鳍结构上的第一栅极结构和第二栅极结构、设置在第一鳍结构和第二鳍结构上的第一源极/漏极(S/D)和第二S/D区域、设置在第一S/D区域和第二S/D区域上的第一接触结和第二接触结构以及设置在第一nWFM硅化物层与第一S/D区域之间的界面处的偶极子层。第一接触结构包括设置在第一S/D区域上的第一nWFM硅化物层和设置在第一nWFM硅化物层上的第一接触插塞。第二接触结构包括设置在第二S/D区域上的pWFM硅化物层、设置在pWFM硅化物层上的第二nWFM硅化物层以及设置在pWFM硅化物层上的第二接触插塞。

公开(公告)号：CN113707605A

公开(公告)日：2021-11-26

申请号：CN202110901625.5

申请日：2021-08-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  卡迪尔巴德·姆鲁尼尔·阿必吉斯 ,  沈泽民

IPC: H01L21/8234 ,  H01L27/088

Abstract: 提供了半导体器件及其形成方法。方法包括提供具有半导体结构的工件；在半导体结构上方沉积二维(2D)材料层；形成电连接至半导体结构与二维材料层的源极部件与漏极部件，其中源极部件与漏极部件包括半导体材料；以及在二维材料层上方形成栅极结构，并且栅极结构介于源极部件与漏极部件之间。栅极结构、源极部件、漏极部件、半导体结构和二维材料层配置为形成场效应晶体管。半导体结构和二维材料层分别用作源极部件和漏极部件之间的第一沟道和第二沟道。

公开(公告)号：CN113054027A

公开(公告)日：2021-06-29

申请号：CN202110172261.1

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡迪尔巴德·姆鲁尼尔·阿必吉斯 ,  马哈维 ,  林耕竹 ,  沈泽民

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/26 ,  H01L21/336 ,  H01L21/34 ,  H01L27/092 ,  H01L21/8238

Abstract: 提供了半导体器件及其形成方法。根据本发明的半导体器件包括：沟道构件，包括第一沟道层和第一沟道层上方的第二沟道层；以及栅极结构，在沟道构件上方。该第一沟道层包括硅、锗、III‑V族半导体或II‑VI族半导体，并且第二沟道层包括二维材料。

公开(公告)号：CN103094343A

公开(公告)日：2013-05-08

申请号：CN201210026680.5

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  吴伟豪 ,  余宗兴 ,  刘佳雯 ,  沈泽民 ,  后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/26586 ,  H01L21/76232 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833

Abstract: 在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

公开(公告)号：CN118610255A

公开(公告)日：2024-09-06

申请号：CN202410572290.0

申请日：2024-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢炜业 ,  李弘贸 ,  简瑞宏 ,  张博钦 ,  王菘豊 ,  黄治融 ,  沈泽民 ,  张志维

IPC: H01L29/78 ,  H01L29/66

Abstract: 描述了半导体装置结构及其形成方法。在部分实施方式中，该结构包括位于在基板上的N型源极/漏极磊晶特征、在基板上的P型源极/漏极磊晶特征、直接设置在N型源极/漏极磊晶特征上的第一硅化物层以及直接设置在P型源/漏极磊晶特征上的第二硅化物层。第一和第二硅化物层包含第一金属，第二硅化物层比第一硅化物层实质上更厚。该结构更包含直接设置在该第一硅化物层上的第三硅化物层以及直接设置在该第二硅化物层上的第四硅化物层。第三和该第四硅化物层包含与该第一金属不同的一第二金属，且第三硅化物层比第四硅化物层实质上更厚。

公开(公告)号：CN113054027B

公开(公告)日：2024-07-16

申请号：CN202110172261.1

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡迪尔巴德·姆鲁尼尔·阿必吉斯 ,  马哈维 ,  林耕竹 ,  沈泽民

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/26 ,  H01L21/336 ,  H01L21/34 ,  H01L27/092 ,  H01L21/8238

Abstract: 提供了半导体器件及其形成方法。根据本发明的半导体器件包括：沟道构件，包括第一沟道层和第一沟道层上方的第二沟道层；以及栅极结构，在沟道构件上方。该第一沟道层包括硅、锗、III‑V族半导体或II‑VI族半导体，并且第二沟道层包括二维材料。

公开(公告)号：CN110783270B

公开(公告)日：2022-04-12

申请号：CN201910695378.0

申请日：2019-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  程冠伦 ,  王志豪 ,  徐继兴 ,  沈泽民 ,  杨世海

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/78

Abstract: 本公开实施例提供了一种半导体装置与半导体结构的形成方法以及半导体装置，包含具有从基底延伸的第一鳍片及第二鳍片的基底的场效晶体管的形成方法与装置。将高介电常数栅极介电层及铁电绝缘体层沉积于第一鳍片及第二鳍片之上。在一些实施例中，将虚设栅极层沉积在位于第一鳍片及第二鳍片之上的铁电绝缘体层之上，以形成第一栅极堆叠于第一鳍片之上并形成第二栅极堆叠于第二鳍片之上。接着移除第一栅极堆叠的虚设栅极层(维持此铁电绝缘体层)以形成第一沟槽。并且移除第二栅极堆叠的虚设栅极层以及此铁电绝缘体层以形成第二沟槽。形成至少一金属栅极层于此第一沟槽及此第二沟槽中。

公开(公告)号：CN113675191A

公开(公告)日：2021-11-19

申请号：CN202110806301.3

申请日：2021-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王菘豊 ,  张旭凯 ,  黄治融 ,  董彦佃 ,  朱家宏 ,  沈泽民 ,  林斌彦

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 公开了具有不同配置的接触结构的半导体器件及其制造方法。半导体器件包括：衬底；鳍结构，设置在衬底上；栅极结构，设置在鳍结构上；源极/漏极(S/D)区域，邻近栅极结构设置；接触结构，设置在S/D区域上；以及偶极子层，设置在三元化合物层和S/D区域之间的界面处。接触结构包括设置在S/D区域上的三元化合物层、设置在三元化合物层上的功函金属(WFM)硅化物层以及设置在WFM硅化物层上的接触插塞。

公开(公告)号：CN113380289B

公开(公告)日：2024-04-05

申请号：CN202110594595.8

申请日：2021-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏焕昇 ,  沈泽民 ,  吴志强

IPC: G11C11/22 ,  G11C8/08 ,  G11C7/10 ,  G11C11/56 ,  G11C16/34

Abstract: 本发明的实施例提供了存储器电路和将数据写入存储器单元的方法。存储器电路包括具有多个存储器单元的存储阵列，每个存储器单元包括具有铁电层的栅极结构和与该栅极结构相邻的沟道层，沟道层包括金属氧化物材料。驱动器电路被配置为向存储器单元的栅极结构输出栅极电压，栅极电压在第一写入操作中具有正极性和第一幅度，在第二写入操作中具有负极性和第二幅度，并将第二幅度控制为大于第一幅度。