-
公开(公告)号：CN110224018A
公开(公告)日：2019-09-10
申请号：CN201810488000.9
申请日：2018-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/417 , H01L29/78
Abstract: 公开一种半导体结构。在一实施例中，结构包括具有源极/漏极区的主动区于基板上；介电层，位于主动区上并具有对准源极/漏极区的侧壁的侧壁；以及导电结构，沿着介电层的侧壁至源极/漏极区。源极/漏极区具有侧壁与自源极/漏极区的侧壁横向延伸的横向表面，且源极/漏极区还包含自源极/漏极区的侧壁横向延伸至源极/漏极区中的氮化区。导电结构包含沿着源极/漏极区的横向表面并沿着源极/漏极区的侧壁的至少一部分的硅化物区。
-
公开(公告)号：CN110223954A
公开(公告)日：2019-09-10
申请号：CN201810998352.9
申请日：2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/528 , H01L27/088
Abstract: 本发明的实施例总体性地提供与包括阻挡层的导电部件相关的实例及其方法。在实施例中，在穿过介电层直至源极/漏极区的开口中沉积金属层。金属层沿着源极/漏极区并且沿着介电层的至少部分地限定开口的侧壁。氮化金属层包括实施包括至少一次方向依赖性的等离子体工艺的多次等离子体工艺。通过多次等离子体工艺使金属层的部分保持未被氮化。形成硅化物区，其包括使金属层的未氮化部分与源极/漏极区的部分反应。在位于金属层的氮化部分上的开口中设置导电材料。
-
公开(公告)号：CN115394717A
公开(公告)日：2022-11-25
申请号：CN202211159869.1
申请日：2016-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/768
Abstract: 本公开提供一种半导体装置的形成方法，包括：形成一源极/漏极特征于一基板之上；形成一介电层于源极/漏极特征之上；形成一接触沟槽穿过介电层以曝露源极/漏极特征；以一第一原子层沉积(ALD)工艺沉积一氮化钛(TiN)层于接触沟槽；以及沉积一钴层于接触沟槽中的TiN层之上。
-
公开(公告)号：CN111261583A
公开(公告)日：2020-06-09
申请号：CN201911205552.5
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开涉及半导体器件及其制造方法。一种用于制造半导体器件的方法，包括：移除第一电介质层的一部分以形成由第一电介质层的侧壁限定的第一凹槽；在第一凹槽中形成第一导电层；移除第一导电层的一部分以形成由第一电介质层的侧壁限定的第二凹槽；在第二凹槽中形成第二导电层，其中，第二导电层与第一导电层接触；在第二导电层上方形成第二电介质层；移除第二电介质层的一部分以形成由第二电介质层的侧壁限定的第三凹槽，其中，第二导电层通过第三凹槽被暴露；以及在第三凹槽中形成第三导电层，其中，第三导电层与第二导电层接触。
-
公开(公告)号：CN104347423B
公开(公告)日：2017-09-08
申请号：CN201310662452.1
申请日：2013-12-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/665 , H01L21/2254 , H01L21/28518 , H01L21/76224 , H01L29/1054 , H01L29/66545 , H01L29/6659 , H01L29/66651 , H01L29/66803
Abstract: 本发明公开了集成结和接触件的形成以形成晶体管，其中，一种方法包括在半导体区域上方形成栅极堆叠件，在半导体区域上方沉积杂质层，在杂质层上方沉积金属层。然后实施退火，其中，杂质层中的元素通过退火扩散进半导体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区域的该部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域。
-
Patent Agency Ranking
公开(公告)号：CN118610255A
公开(公告)日：2024-09-06
申请号：CN202410572290.0
申请日：2024-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 描述了半导体装置结构及其形成方法。在部分实施方式中，该结构包括位于在基板上的N型源极/漏极磊晶特征、在基板上的P型源极/漏极磊晶特征、直接设置在N型源极/漏极磊晶特征上的第一硅化物层以及直接设置在P型源/漏极磊晶特征上的第二硅化物层。第一和第二硅化物层包含第一金属，第二硅化物层比第一硅化物层实质上更厚。该结构更包含直接设置在该第一硅化物层上的第三硅化物层以及直接设置在该第二硅化物层上的第四硅化物层。第三和该第四硅化物层包含与该第一金属不同的一第二金属，且第三硅化物层比第四硅化物层实质上更厚。
-
公开(公告)号：CN111261583B
公开(公告)日：2024-05-10
申请号：CN201911205552.5
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开涉及半导体器件及其制造方法。一种用于制造半导体器件的方法，包括：移除第一电介质层的一部分以形成由第一电介质层的侧壁限定的第一凹槽；在第一凹槽中形成第一导电层；移除第一导电层的一部分以形成由第一电介质层的侧壁限定的第二凹槽；在第二凹槽中形成第二导电层，其中，第二导电层与第一导电层接触；在第二导电层上方形成第二电介质层；移除第二电介质层的一部分以形成由第二电介质层的侧壁限定的第三凹槽，其中，第二导电层通过第三凹槽被暴露；以及在第三凹槽中形成第三导电层，其中，第三导电层与第二导电层接触。
-
公开(公告)号：CN110223921A
公开(公告)日：2019-09-10
申请号：CN201810894144.4
申请日：2018-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48
Abstract: 本公开涉及半导体结构的制造方法，特别是半导体装置及其形成方法，包含：在基底上方形成介电层并在介电层中图案化出接触区，此接触区具有多个侧部以及将基底露出的底部。此方法亦可包含在接触区中形成介电阻障层以覆盖这些侧部与底部，并蚀刻介电阻障层以露出基底。随后，可形成导电层以覆盖接触区的这些侧部与底部，且可退火导电层以在接触区的底部下方形成硅化物区于基底之中，而后可选择性地移除在接触区的这些侧部的导电层。最后，可于接触区中执行表面处理以在介电层中形成富含氮区及在基底中形成氮化区，且可在接触区中形成粘着层以覆盖接触区的这些侧部与底部。
-
公开(公告)号：CN104347423A
公开(公告)日：2015-02-11
申请号：CN201310662452.1
申请日：2013-12-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
CPC classification number: H01L29/665 , H01L21/2254 , H01L21/28518 , H01L21/76224 , H01L29/1054 , H01L29/66545 , H01L29/6659 , H01L29/66651 , H01L29/66803
Abstract: 本发明公开了集成结和接触件的形成以形成晶体管，其中，一种方法包括在半导体区域上方形成栅极堆叠件，在半导体区域上方沉积杂质层，在杂质层上方沉积金属层。然后实施退火，其中，杂质层中的元素通过退火扩散进半导体区域的一部分内以形成源极/漏极区域，并且金属层与半导体区域的该部分的表面层反应以在源极/漏极区域上方形成源极/漏极硅化物区域。
-
公开(公告)号：CN118231349A
公开(公告)日：2024-06-21
申请号：CN202311696056.0
申请日：2023-12-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供了半导体结构及其形成方法。本公开实施例的方法包括：接收工件，工件包括位于衬底上方的底部源极/漏极部件、位于底部源极/漏极部件上方的第一介电层、位于第一介电层上方的顶部源极/漏极部件以及位于顶部源极/漏极部件上方的第二介电层；穿过第二介电层形成前侧开口以暴露顶部源极/漏极部件的部分；在顶部源极/漏极部件的暴露部分上选择性沉积第一硅化物层；在第一硅化物层上方形成顶部金属填充层以填充前侧开口；穿过衬底形成背侧开口以暴露底部源极/漏极部件的部分；在底部源极/漏极部件的暴露部分上选择性沉积第二硅化物层；以及在第二硅化物层上形成底部金属填充层。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.031 seconds)
