-
公开(公告)号：CN116825635A
公开(公告)日：2023-09-29
申请号：CN202310541566.4
申请日：2023-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本案涉及一种半导体装置及其制造方法。本案描述的预清洗技术可用以从半导体装置去除原生氧化物及/或其它污染物，这样的去除方式能降低截断、剪断及/或侧壁间隔物厚度减小的可能性。如本案所述，保护层形成在位于晶体管的栅极结构上方的盖层上。然后执行预清洗操作以从晶体管的源极/漏极区的顶表面去除原生氧化物。在预清洗操作中，被消耗的是保护层而不是盖层的材料。如此一来，保护层的使用降低了从盖层去除材料的可能性及/或减少了在预清洗操作期间材料从盖层去除的量。
-
公开(公告)号：CN106449639B
公开(公告)日：2021-02-26
申请号：CN201610592356.8
申请日：2016-07-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种包括电阻器层的半导体器件结构。该半导体器件结构包括形成在衬底的第一区上方的栅极结构以及邻近栅极结构形成的层间介电(ILD)层。半导体器件结构还包括电阻器层，其形成在衬底的第二区上方的ILD层上方，并且电阻器层的主结构是非晶的。本发明还提供了用于形成半导体器件结构的方法。
-
公开(公告)号：CN116314030A
公开(公告)日：2023-06-23
申请号：CN202210795276.8
申请日：2022-07-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及半导体器件的接触件特征及其形成方法。一种方法包括在源极/漏极区域之上形成电介质层。在电介质层中形成开口。开口暴露源极/漏极区域的一部分。在开口的侧壁和底部上形成导电内衬。对导电内衬的暴露表面执行表面改性工艺。表面改性工艺在导电内衬之上形成表面涂层。去除表面涂层，以暴露导电内衬。从开口的侧壁去除导电内衬。以自下而上的方式用导电材料填充开口。导电材料与导电内衬的剩余部分和电介质层实体接触。
-
公开(公告)号：CN110223954B
公开(公告)日：2021-08-17
申请号：CN201810998352.9
申请日：2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/528 , H01L27/088
Abstract: 本发明的实施例总体性地提供与包括阻挡层的导电部件相关的实例及其方法。在实施例中，在穿过介电层直至源极/漏极区的开口中沉积金属层。金属层沿着源极/漏极区并且沿着介电层的至少部分地限定开口的侧壁。氮化金属层包括实施包括至少一次方向依赖性的等离子体工艺的多次等离子体工艺。通过多次等离子体工艺使金属层的部分保持未被氮化。形成硅化物区，其包括使金属层的未氮化部分与源极/漏极区的部分反应。在位于金属层的氮化部分上的开口中设置导电材料。
-
公开(公告)号：CN113161321A
公开(公告)日：2021-07-23
申请号：CN202110255869.0
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 本发明描述了用于形成配置为防止外扩散的钴原子迁移至上部金属化层中的覆盖层的方法。在一些实施例中，方法包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积钴扩散阻挡层包括形成与无衬垫导电结构自对准的钴扩散阻挡层。方法还包括：在钴扩散阻挡层上沉积具有蚀刻停止层和介电层的堆叠件；以及在堆叠件中形成开口以暴露钴扩散阻挡层。最后，方法包括：在钴扩散阻挡层上形成导电结构。本申请的实施例还涉及半导体结构和形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN111834291A
公开(公告)日：2020-10-27
申请号：CN202010303587.9
申请日：2020-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/336
Abstract: 一种半导体装置的制造方法，在此公开形成鳍式场效晶体管装置的源极/漏极区的接触件和栅极堆叠的接触插塞的方法。此方法包含蚀刻接触开口穿过介电层以露出第一源极/漏极接触件的表面，以及修复沿着接触开口的侧壁表面和沿着介电层的平坦表面的氧化硅结构，以避免随后选择性沉积导电填充材料期间和随后蚀刻其他接触开口期间发生选择性损失的缺陷。此方法还包含实施选择性由下至上的导电填充材料的沉积以形成第二源极/漏极接触件。根据一些方法，一旦形成第二源极/漏极接触件，就可以在栅极堆叠上形成接触插塞。
-
公开(公告)号：CN107170706A
公开(公告)日：2017-09-15
申请号：CN201610996710.3
申请日：2016-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234
CPC classification number: H01L21/76895 , H01L21/76805 , H01L21/76807 , H01L21/76843 , H01L21/76889 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/823431 , H01L21/76877
Abstract: 本公开提供一种半导体装置的形成方法，包括：形成一源极/漏极特征于一基板之上；形成一介电层于源极/漏极特征之上；形成一接触沟槽穿过介电层以曝露源极/漏极特征；以一第一原子层沉积(ALD)工艺沉积一氮化钛(TiN)层于接触沟槽；以及沉积一钴层于接触沟槽中的TiN层之上。
-
公开(公告)号：CN113161320B
公开(公告)日：2025-04-29
申请号：CN202110384428.0
申请日：2021-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本公开涉及半导体器件及其形成方法。一种半导体器件包括：第一电介质层，设置在衬底和导电特征之上；掺杂电介质层，设置在第一电介质层之上；第一金属部分，设置在第一电介质层中并与导电特征接触；以及掺杂金属部分，设置在第一金属部分之上。第一金属部分和掺杂金属部分包括相同的贵金属材料。掺杂电介质层和掺杂金属部分包括相同的掺杂剂。掺杂剂被键合到该贵金属材料。
-
公开(公告)号：CN116153785A
公开(公告)日：2023-05-23
申请号：CN202210854441.2
申请日：2022-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/768 , H01L23/482
Abstract: 本公开涉及半导体器件的接触特征及其形成方法。一种方法包括在外延源极/漏极区域之上形成电介质层，在电介质层中形成开口。开口暴露外延源极/漏极区域的一部分。在开口的侧壁和底部上形成阻挡层。对开口的侧壁和底部执行氧化工艺。氧化工艺将阻挡层的一部分转化为氧化阻挡层，并将电介质层的与所述氧化阻挡层相邻的部分转化为衬垫层。去除氧化阻挡层。以自下而上的方式用导电材料填充开口，导电材料与衬垫层实体接触。
-
公开(公告)号：CN113451203A
公开(公告)日：2021-09-28
申请号：CN202110274251.9
申请日：2021-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开涉及一种半导体结构的形成方法。特别地，本公开实施例说明形成无衬垫层的导电结构所用的方法。方法包括形成无衬垫层的导电结构于基板上的钴导电结构上，沉积钴层于无衬垫层的导电结构上，并暴露无衬垫层的导电结构至热处理。方法还包括自无衬垫层的导电结构移除钴层。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.031 seconds)
