公开(公告)号：CN115566069A

公开(公告)日：2023-01-03

申请号：CN202210945046.5

申请日：2022-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱家宏 ,  梁顺鑫 ,  张旭凯 ,  陈姿蓓 ,  林侃儒 ,  张阡 ,  黄鸿仪 ,  王菘豊

IPC: H01L29/78 ,  H01L29/08

Abstract: 本公开说明了一种半导体结构。半导体结构可包括一基底，位于基底上的一栅极结构，位于栅极结构上的一介电材料层，穿过栅极结构形成并与之相邻的一源极/漏极(S/D)接触层，以及位于源极/漏极(S/D)接触层上并与之接触的一沟槽导电层。源极/漏极(S/D)接触层可包括铂族金属材料层及形成于基底与铂族金属材料层之间的一硅化层。铂族金属材料层顶部的一顶部宽度可大于或实质上等于铂族金属材料层底部的底部宽度。

公开(公告)号：CN119947177A

公开(公告)日：2025-05-06

申请号：CN202510050658.1

申请日：2025-01-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张博钦 ,  吕旻轩 ,  江芃萱 ,  苏曼侬 ,  朱家宏 ,  陈姿蓓 ,  李沛桦 ,  卢炜业 ,  王菘豊 ,  林斌彦

IPC: H10D30/62 ,  H10D30/01

Abstract: 公开了半导体器件和制造半导体器件的方法。该半导体器件包括衬底，设置在衬底上的第一源极/漏极(S/D)区域和第二源极/漏极区域，以及接触结构。接触结构包括设置在第一S/D区域和第二S/D区域上的第一导电覆盖层和第二导电覆盖层、以及导电插塞。导电插塞包括设置在第一导电覆盖层和第二导电覆盖层的顶表面上的第一插塞部分，设置在第一导电覆盖层和第二导电覆盖层之间的第二插塞部分，和设置在第一S/D区域和第二S/D区域之间的第三插塞部分。

公开(公告)号：CN220439613U

公开(公告)日：2024-02-02

申请号：CN202321381672.2

申请日：2023-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈姿蓓 ,  张家豪 ,  杨士亿 ,  朱家宏 ,  张博钦 ,  梁顺鑫 ,  廖峻宏 ,  郑宇婷 ,  黄鸿仪 ,  简瑞宏 ,  林斌彦 ,  王菘豊

IPC: H01L23/528

Abstract: 一种半导体装置，包括位于基板上的导电结构，所述导电结构具有：顶表面、在第一接点与顶表面相交的第一侧壁、以及在第二接点与顶表面相交的第二侧壁；以及位于导电结构之上的阻挡层，所述阻挡层包括：沿着第一侧壁向下延伸的第一凸部、沿着第二侧壁向下延伸的第二凸部、以及在顶表面之上且与第一凸部及第二凸部互连的横向桥部。(ESM)同样的发明创造已同日申请发明专利