公开(公告)号：CN110223954B

公开(公告)日：2021-08-17

申请号：CN201810998352.9

申请日：2018-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢炜业 ,  张志维 ,  李弘贸 ,  黄俊贤 ,  黄昱明 ,  蔡彦明 ,  王毓萱 ,  陈泓旭 ,  陈昱恺 ,  郑宇彣

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/528 ,  H01L27/088

Abstract: 本发明的实施例总体性地提供与包括阻挡层的导电部件相关的实例及其方法。在实施例中，在穿过介电层直至源极/漏极区的开口中沉积金属层。金属层沿着源极/漏极区并且沿着介电层的至少部分地限定开口的侧壁。氮化金属层包括实施包括至少一次方向依赖性的等离子体工艺的多次等离子体工艺。通过多次等离子体工艺使金属层的部分保持未被氮化。形成硅化物区，其包括使金属层的未氮化部分与源极/漏极区的部分反应。在位于金属层的氮化部分上的开口中设置导电材料。

公开(公告)号：CN110223954A

公开(公告)日：2019-09-10

申请号：CN201810998352.9

申请日：2018-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢炜业 ,  张志维 ,  李弘贸 ,  黄俊贤 ,  黄昱明 ,  蔡彦明 ,  王毓萱 ,  陈泓旭 ,  陈昱恺 ,  郑宇彣

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/528 ,  H01L27/088

Abstract: 本发明的实施例总体性地提供与包括阻挡层的导电部件相关的实例及其方法。在实施例中，在穿过介电层直至源极/漏极区的开口中沉积金属层。金属层沿着源极/漏极区并且沿着介电层的至少部分地限定开口的侧壁。氮化金属层包括实施包括至少一次方向依赖性的等离子体工艺的多次等离子体工艺。通过多次等离子体工艺使金属层的部分保持未被氮化。形成硅化物区，其包括使金属层的未氮化部分与源极/漏极区的部分反应。在位于金属层的氮化部分上的开口中设置导电材料。

公开(公告)号：CN115332159A

公开(公告)日：2022-11-11

申请号：CN202210687975.0

申请日：2022-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张阡 ,  洪敏修 ,  廖佑祥 ,  王毓萱 ,  张岱民 ,  林侃儒 ,  周志勋 ,  黄鸿仪 ,  张志维 ,  蔡明兴

IPC: H01L21/768 ,  H01L23/532

Abstract: 本发明提出一种集成电路装置的形成方法及半导体装置。在凹陷中形成内连线结构之前，在凹陷中的侧壁厚度的一部分中形成阻挡层。通过基于等离子体的沉积操作在侧壁的部分厚度中形成阻挡层，其中前驱物与富硅表面反应以形成阻挡层。阻挡层形成在侧壁的部分厚度中，因为前驱物由于等离子体处理而消耗侧壁的富硅表面的一部分。这使得阻挡层能够以这样的方式形成，使阻挡层造成在凹陷中的剖面宽度减小最小化，同时使阻挡层能够用于促进凹陷中的粘着性。

公开(公告)号：CN110224018A

公开(公告)日：2019-09-10

申请号：CN201810488000.9

申请日：2018-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑宇彣 ,  卢炜业 ,  王毓萱 ,  李弘贸 ,  蔡彦明 ,  陈泓旭 ,  林威戎 ,  张志维 ,  蔡明兴 ,  林圣轩 ,  郑雅忆 ,  林正堂

IPC: H01L29/08 ,  H01L29/417 ,  H01L29/78

Abstract: 公开一种半导体结构。在一实施例中，结构包括具有源极/漏极区的主动区于基板上；介电层，位于主动区上并具有对准源极/漏极区的侧壁的侧壁；以及导电结构，沿着介电层的侧壁至源极/漏极区。源极/漏极区具有侧壁与自源极/漏极区的侧壁横向延伸的横向表面，且源极/漏极区还包含自源极/漏极区的侧壁横向延伸至源极/漏极区中的氮化区。导电结构包含沿着源极/漏极区的横向表面并沿着源极/漏极区的侧壁的至少一部分的硅化物区。

公开(公告)号：CN220172124U

公开(公告)日：2023-12-12

申请号：CN202321174513.5

申请日：2023-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赵翊翔 ,  张淑兰 ,  陈靖怡 ,  叶士维 ,  张佩珊 ,  郑雅忆 ,  葛于臣 ,  王毓萱 ,  黄俊贤 ,  许宏彰 ,  张志维 ,  蔡明兴 ,  林威戎

IPC: H01L23/528 ,  H01L23/538 ,  H01L29/78

Abstract: 提供了一种半导体装置，包括由介电材料的多个侧壁所划定的凹洞；一导电结构，接壤(bordering)于该凹洞的底部；一层或多层材料，于该凹洞中且直接位于该导电结构上及直接位于该介电材料的该侧壁上，其中所述一层或多层材料包括阻障金属；及导电插塞，于该凹洞中且直接位于所述一层或多层材料上且直接位于该介电材料的该侧壁上。

公开(公告)号：CN222852559U

公开(公告)日：2025-05-09

申请号：CN202421501220.8

申请日：2024-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赵翊翔 ,  徐鹏皓 ,  王毓萱 ,  陈继元 ,  廖祐祥 ,  黄俊贤 ,  许宏彰 ,  林威戎 ,  张志维 ,  蔡明兴

IPC: H10D30/62 ,  H10D30/01 ,  H10D62/13

Abstract: 一半导体结构包含一源/漏极特征于半导体层。半导体结构包含介电层于该源/漏极特征上方。半导体结构包含硅化物层于源/漏极特征上方。半导体结构包含阻障层于硅化物层上方。半导体结构包含晶种层于阻障层上方。半导体结构包含金属层介于晶种层的侧墙和介电层的侧墙之间、各硅化物层的侧墙、阻障层和金属层直接接触介电层的侧墙。半导体结构包含源/漏极接触于晶种层上方。