公开(公告)号：CN110223921A

公开(公告)日：2019-09-10

申请号：CN201810894144.4

申请日：2018-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑宇彣 ,  卢炜业 ,  廖佑祥 ,  林圣轩 ,  李弘贸 ,  蔡纯怡 ,  张根育 ,  林威戎 ,  张志维 ,  蔡明兴

IPC: H01L21/48

Abstract: 本公开涉及半导体结构的制造方法，特别是半导体装置及其形成方法，包含：在基底上方形成介电层并在介电层中图案化出接触区，此接触区具有多个侧部以及将基底露出的底部。此方法亦可包含在接触区中形成介电阻障层以覆盖这些侧部与底部，并蚀刻介电阻障层以露出基底。随后，可形成导电层以覆盖接触区的这些侧部与底部，且可退火导电层以在接触区的底部下方形成硅化物区于基底之中，而后可选择性地移除在接触区的这些侧部的导电层。最后，可于接触区中执行表面处理以在介电层中形成富含氮区及在基底中形成氮化区，且可在接触区中形成粘着层以覆盖接触区的这些侧部与底部。

公开(公告)号：CN115332159A

公开(公告)日：2022-11-11

申请号：CN202210687975.0

申请日：2022-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张阡 ,  洪敏修 ,  廖佑祥 ,  王毓萱 ,  张岱民 ,  林侃儒 ,  周志勋 ,  黄鸿仪 ,  张志维 ,  蔡明兴

IPC: H01L21/768 ,  H01L23/532

Abstract: 本发明提出一种集成电路装置的形成方法及半导体装置。在凹陷中形成内连线结构之前，在凹陷中的侧壁厚度的一部分中形成阻挡层。通过基于等离子体的沉积操作在侧壁的部分厚度中形成阻挡层，其中前驱物与富硅表面反应以形成阻挡层。阻挡层形成在侧壁的部分厚度中，因为前驱物由于等离子体处理而消耗侧壁的富硅表面的一部分。这使得阻挡层能够以这样的方式形成，使阻挡层造成在凹陷中的剖面宽度减小最小化，同时使阻挡层能够用于促进凹陷中的粘着性。

公开(公告)号：CN110010456A

公开(公告)日：2019-07-12

申请号：CN201811384663.2

申请日：2018-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖佑祥 ,  李雅惠 ,  朱立伟 ,  聂君文 ,  黄鸿仪 ,  张志维 ,  苏庆煌

IPC: H01L21/285 ,  H01L21/768

Abstract: 本揭露涉及一种半导体结构的制造方法，其包括以下操作。在导电层上方形成牺牲层，其中所述牺牲层包括第一导电部分上方的第一牺牲部分以及第二导电部分上方的第二牺牲部分，且所述第一牺牲部分的第一厚度大于所述第二牺牲部分的第二厚度。去除所述牺牲层的所述第一牺牲部分和所述第二牺牲部分，以及导电层的所述第二导电部分，其中所述第一导电部分的至少一部分保持在沟槽的底部上方。