-
公开(公告)号:CN107039531B
公开(公告)日:2019-12-27
申请号:CN201710057352.4
申请日:2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336
Abstract: 本发明提供一种形成半导体结构的方法,该方法包括:提供具有第一区域和第二区域的半导体衬底;在半导体衬底上的第一区域内形成第一栅极以及在第二区域内形成第二栅极;在第一区域内的半导体衬底中形成具有N型掺杂剂的第一半导体材料的第一源极/漏极部件;在第二区域内的半导体衬底中形成具有P型掺杂剂的第二半导体材料的第二源极/漏极部件。该方法进一步包括为第一源极/漏极部件形成第一硅化物部件以及为第二源极/漏极部件形成第二硅化物部件;以及对第一区域和第二区域实施核素的离子注入工艺,从而将该核素引入第一硅化物部件和第二源极/漏极部件。本发明还提供一种半导体结构。
-
公开(公告)号:CN110223954B
公开(公告)日:2021-08-17
申请号:CN201810998352.9
申请日:2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/528 , H01L27/088
Abstract: 本发明的实施例总体性地提供与包括阻挡层的导电部件相关的实例及其方法。在实施例中,在穿过介电层直至源极/漏极区的开口中沉积金属层。金属层沿着源极/漏极区并且沿着介电层的至少部分地限定开口的侧壁。氮化金属层包括实施包括至少一次方向依赖性的等离子体工艺的多次等离子体工艺。通过多次等离子体工艺使金属层的部分保持未被氮化。形成硅化物区,其包括使金属层的未氮化部分与源极/漏极区的部分反应。在位于金属层的氮化部分上的开口中设置导电材料。
-
公开(公告)号:CN104867862A
公开(公告)日:2015-08-26
申请号:CN201410193203.7
申请日:2014-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8238 , H01L27/092
CPC classification number: H01L21/823871 , H01L21/283 , H01L21/28518 , H01L21/76843 , H01L21/76855 , H01L27/092 , H01L29/41725 , H01L29/45 , H01L29/456 , H01L29/665
Abstract: 本发明提供了用于形成电接触件的方法。在半导体衬底上方形成第一FET和第二FET。在介电层中蚀刻开口,其中,介电层形成在衬底上方,并且该开口延伸至FET的源极和漏极区。在FET的源极和漏极区上方形成硬掩模。去除硬掩模的第一部分,其中,第一部分形成在第一FET的源极和漏极区上方。在第一FET的源极和漏极区上方形成第一硅化物层。去除硬掩模的第二部分,其中,第二部分形成在第二FET的源极和漏极区上方。在第二FET的源极和漏极区上方形成第二硅化物层。在开口内沉积金属层以填充开口。
-
公开(公告)号:CN112310217A
公开(公告)日:2021-02-02
申请号:CN202010252418.7
申请日:2020-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336 , H01L27/092 , H01L21/8238
Abstract: 本公开涉及半导体器件和制造方法。提供了一种具有多个硅化物区域的半导体器件。在实施例中,在源极/漏极区域上沉积第一硅化物前体和第二硅化物前体。形成具有第一相的第一硅化物,并且第二硅化物前体不溶于第一硅化物的第一相内。第一硅化物的第一相被修改为第一硅化物的第二相,并且第二硅化物前体可溶于第一硅化物的第二相。利用第二硅化物前体和第一硅化物的第二相来形成第二硅化物。
-
公开(公告)号:CN110224018A
公开(公告)日:2019-09-10
申请号:CN201810488000.9
申请日:2018-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/417 , H01L29/78
Abstract: 公开一种半导体结构。在一实施例中,结构包括具有源极/漏极区的主动区于基板上;介电层,位于主动区上并具有对准源极/漏极区的侧壁的侧壁;以及导电结构,沿着介电层的侧壁至源极/漏极区。源极/漏极区具有侧壁与自源极/漏极区的侧壁横向延伸的横向表面,且源极/漏极区还包含自源极/漏极区的侧壁横向延伸至源极/漏极区中的氮化区。导电结构包含沿着源极/漏极区的横向表面并沿着源极/漏极区的侧壁的至少一部分的硅化物区。
-
公开(公告)号:CN115527947A
公开(公告)日:2022-12-27
申请号:CN202210886648.8
申请日:2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及一种半导体装置的形成方法,本文所述的技术能以选择性方式为p型源极/漏极区域与n型源极/漏极区域形成相应(不同)类型的金属硅化物层。举例而言,可选择性地形成p型金属硅化物层在p型源极/漏极区域上方(例如,使得p型金属硅化物层不形成在n型源极/漏极区域上方),且可形成(可为选择性地或非选择性地)n型金属硅化物层在n型源极/漏极区域上方。提供介于p型金属硅化物层及p型源极/漏极区域之间的低萧特基能障高度与介于n型金属硅化物层及n型源极/漏极区域之间的低萧特基能障高度。p型源极/漏极区域与n型源极/漏极区域两者的接触电阻降低。
-
公开(公告)号:CN107039531A
公开(公告)日:2017-08-11
申请号:CN201710057352.4
申请日:2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336
Abstract: 本发明提供一种形成半导体结构的方法,该方法包括:提供具有第一区域和第二区域的半导体衬底;在半导体衬底上的第一区域内形成第一栅极以及在第二区域内形成第二栅极;在第一区域内的半导体衬底中形成具有N型掺杂剂的第一半导体材料的第一源极/漏极部件;在第二区域内的半导体衬底中形成具有P型掺杂剂的第二半导体材料的第二源极/漏极部件。该方法进一步包括为第一源极/漏极部件形成第一硅化物部件以及为第二源极/漏极部件形成第二硅化物部件;以及对第一区域和第二区域实施核素的离子注入工艺,从而将该核素引入第一硅化物部件和第二源极/漏极部件。本发明还提供一种半导体结构。
-
公开(公告)号:CN112310217B
公开(公告)日:2024-12-13
申请号:CN202010252418.7
申请日:2020-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336 , H01L27/092 , H01L21/8238
Abstract: 本公开涉及半导体器件和制造方法。提供了一种具有多个硅化物区域的半导体器件。在实施例中,在源极/漏极区域上沉积第一硅化物前体和第二硅化物前体。形成具有第一相的第一硅化物,并且第二硅化物前体不溶于第一硅化物的第一相内。第一硅化物的第一相被修改为第一硅化物的第二相,并且第二硅化物前体可溶于第一硅化物的第二相。利用第二硅化物前体和第一硅化物的第二相来形成第二硅化物。
-
公开(公告)号:CN116469835A
公开(公告)日:2023-07-21
申请号:CN202210698450.7
申请日:2022-06-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及晶体管中的功函数金属及其形成方法。一种方法,包括:在半导体区域之上形成虚设栅极堆叠;在虚设栅极堆叠的侧面形成源极/漏极区域;去除虚设栅极堆叠以形成沟槽;形成延伸进入沟槽内并且位于半导体区域上的栅极电介质层;以及在栅极电介质层之上沉积第一功函数层。第一功函数层包括选自由钌、钼及其组合组成的组中的金属。方法还包括:在第一功函数层之上沉积导电填充层;以及执行平坦化工艺以去除导电填充层、第一功函数层和栅极电介质层的多余部分,从而形成栅极堆叠。
-
公开(公告)号:CN112687688A
公开(公告)日:2021-04-20
申请号:CN202011111900.5
申请日:2020-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供一种半导体装置。其包括鳍片、栅极堆叠、隔离区、外延源极/漏极区以及源极/漏极接触件,鳍片从半导体基板延伸;栅极堆叠位于鳍片的上方,并沿着鳍片的侧壁;隔离区围绕栅极堆叠;外延源极/漏极区位于鳍片之中,并邻近栅极堆叠;源极/漏极接触件,延伸穿过隔离区,源极/漏极接触件包括第一硅化物区、第二硅化物区以及导电材料。第一硅化物区位于外延源极/漏极区之中,第一硅化物区包括NiSi2;第二硅化物区位于第一硅化区之上,第二硅化区包括TiSix;导电材料位于第二硅化物区之上。
-
-
-
-
-
-
-
-
-