公开(公告)号：CN115527947A

公开(公告)日：2022-12-27

申请号：CN202210886648.8

申请日：2022-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢炜业 ,  蔡彦明 ,  戴谊宁 ,  布力汗 ,  黄鸿仪 ,  陈泓旭 ,  张志维

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开涉及一种半导体装置的形成方法，本文所述的技术能以选择性方式为p型源极/漏极区域与n型源极/漏极区域形成相应(不同)类型的金属硅化物层。举例而言，可选择性地形成p型金属硅化物层在p型源极/漏极区域上方(例如，使得p型金属硅化物层不形成在n型源极/漏极区域上方)，且可形成(可为选择性地或非选择性地)n型金属硅化物层在n型源极/漏极区域上方。提供介于p型金属硅化物层及p型源极/漏极区域之间的低萧特基能障高度与介于n型金属硅化物层及n型源极/漏极区域之间的低萧特基能障高度。p型源极/漏极区域与n型源极/漏极区域两者的接触电阻降低。

公开(公告)号：CN115458476A

公开(公告)日：2022-12-09

申请号：CN202210382575.9

申请日：2022-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林侃儒 ,  张阡 ,  周志勋 ,  张岱民 ,  戴谊宁 ,  黄鸿仪 ,  张志维 ,  蔡明兴 ,  黄麟淯

IPC: H01L21/768 ,  H01L21/8234 ,  H01L27/088

Abstract: 本公开总体涉及半导体器件及制造方法。提供了半导体器件及制造方法。在一些实施例中，方法包括：在第一硬掩模材料之上沉积蚀刻停止层，该第一硬掩模材料在栅极堆叠之上；在蚀刻停止层之上沉积层间电介质；穿过层间电介质、蚀刻停止层和第一硬掩模材料形成第一开口，第一开口暴露栅极堆叠的导电部分；以及用第一掺杂剂来处理第一开口的侧壁，以在层间电介质内形成第一处理区域、在蚀刻停止层内形成第二处理区域、在第一硬掩模材料内形成第三处理区域、以及在导电部分内形成第四处理区域，其中在处理之后，第四处理区域具有比第一处理区域更高的第一掺杂剂的浓度。

公开(公告)号：CN220172137U

公开(公告)日：2023-12-12

申请号：CN202321263658.2

申请日：2023-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林侃儒 ,  张阡 ,  周志勋 ,  张岱民 ,  戴谊宁 ,  李弘贸 ,  蔡彦明 ,  卢炜业 ,  简瑞宏 ,  张志维 ,  蔡明兴 ,  黄麟淯

IPC: H01L29/78 ,  H01L29/08

Abstract: 一种半导体装置结构，包含基底；外延源极/漏极区，设置于基底上方；介电层位于外延源极/漏极区上方；导电部件延伸通过介电层。导电部件电性耦接至外延源极/漏极区。介电层形成围绕导电部件的侧壁；保护衬垫沿侧壁及导电部件延伸并物理接触侧壁及导电部件。保护衬垫被凹陷，以暴露侧壁的一部分，侧壁的此部分具有从介电层的顶表面延伸到保护衬垫的长度，且导电部件接触侧壁的此部分；金属盖层，设置于外延源极/漏极区与导电部件的底表面之间。半导体装置结构还包含硅化物层，设置于外延源极/漏极区与金属盖层之间。金属盖层包含钨、钼或前述的组合。