-
公开(公告)号：CN113054015A
公开(公告)日：2021-06-29
申请号：CN201911367261.6
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
Abstract: 本公开提供一种碳化硅MOSFET芯片。该碳化硅MOSFET芯片包括设置于漂移层上的有源区、终端区和过渡区；所述有源区包括若干元胞结构，所述元胞结构包括与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区以及位于所述元胞结构两侧的所述漂移层上方且与所述漂移层形成肖特基接触的第一肖特基金属层；所述过渡区包括所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层，所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层。通过同时在碳化硅MOSFET芯片的有源区和过渡区集成SBD，改善碳化硅芯片的双极退化效应，提高芯片的可靠性。
-
公开(公告)号：CN113053747A
公开(公告)日：2021-06-29
申请号：CN201911363839.0
申请日：2019-12-26
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/335 , H01L29/36
Abstract: 本公开提供一种改善SiC晶圆翘曲的方法及SiC半导体器件的制备方法。该改善SiC晶圆翘曲的方法包括：提供第一导电类型SiC晶圆，其中，所述晶圆由于正面离子注入形成正面掺杂区而发生翘曲，所述正面掺杂区为构成半导体器件所需的掺杂区；在所述晶圆的背面形成与所述正面掺杂区对应设置的第一背面掺杂区，以使背面离子注入与正面离子注入产生的应力相互抵消；对所述晶圆进行高温激活退火，以消除所述晶圆上的残余应力；刻蚀所述晶圆的整个背面；通过注入第一导电类型的高能离子形成覆盖所述晶圆的整个背面的第二背面掺杂区；对所述晶圆的背面进行金属化处理。通过改善晶圆翘曲的程度，提高器件加工工艺精度与一致性，进而提高产品稳定性，提升产品良率。
-
公开(公告)号：CN113035951A
公开(公告)日：2021-06-25
申请号：CN201911355637.1
申请日：2019-12-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L21/336 , C23C16/02 , C23C16/24 , C23C16/56 , C23C16/455 , C23C16/40 , C23C16/44
Abstract: 本发明公开了一种MOSFET结构及其制备方法和应用。该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。本发明的MOSFET结构能够避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。
-
公开(公告)号：CN112614879A
公开(公告)日：2021-04-06
申请号：CN202011354573.6
申请日：2020-11-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/786 , H01L21/336
Abstract: 本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件，所述元胞结构包括：多个间隔设置于所述漂移层表面内的第二导电类型阱区；位于所述阱区表面内的源区；位于相邻两个所述阱区之间的栅极沟槽；位于所述漂移层内且纵向间隔设置于所述栅极沟槽下方的第二导电类屏蔽区；其中，所述屏蔽区的顶部与所述栅极沟槽的底部和所述阱区的底部接触。通过在栅极沟槽底部设置纵向间隔的第二导电类型的屏蔽区，可大幅降低阻断状态下器件的栅极介质层的电场应力，大幅提高器件的长期使用可靠性；所述屏蔽区与源极金属层电连接，可以提高器件的开关频率，降低开关损耗。
-
Patent Agency Ranking
公开(公告)号：CN112083305A
公开(公告)日：2020-12-15
申请号：CN202010739182.X
申请日：2020-07-28
Applicant: 株洲中车时代半导体有限公司
IPC: G01R31/26
Abstract: 本公开提供一种SiC MOSFET器件结温的测量方法、装置、电子设备及存储介质，所述方法包括对处于不同测试温度下的参考SiC MOSFET器件施加预设栅源负电压和预设源漏电流，以测量所述参考SiC MOSFET器件在不同测试温度下的源‑漏二极管结电压；对所有测试温度及其对应的所述参考SiC MOSFET器件的源‑漏二极管结电压进行线性拟合，得到源‑漏二极管结电压与温度的线性关系；对待测SiC MOSFET器件施加所述预设栅源负电压和所述预设源漏电流，以测量所述待测SiC MOSFET器件的源‑漏二极管结电压；利用所述线性关系，根据所述待测SiC MOSFET器件的源‑漏二极管结电压确定其结温。该方法利用SiC MOSFET器件的结电压在一定的栅源负电压下具有良好线性温敏特性的特点，能够实现器件结温的准确测量。
-
公开(公告)号：CN111324946A
公开(公告)日：2020-06-23
申请号：CN202010073170.8
申请日：2020-01-22
Applicant: 同济大学 , 株洲中车时代半导体有限公司
IPC: G06F30/20
Abstract: 本发明公开了一种4H-SiC MOSFET静态温度特性仿真分析方法，确定4H-SiC MOSFET的结构参数，利用Silvaco 平台生成相应的三维结构；通过仿真分析4H-SiC MOSFET的输出特性和温度特性，得到温度对4H-SiC MOSFET静态特性及其特征参数的影响规律。本发明基于Silvaco Tcad，建立了SiC MOSFET的三维器件模型，对不同温度下的击穿电压、转移特性和输出特性进行仿真，分析温度对其阈值电压、饱和漏电流、导通电阻等静态参数的影响规律，对于SiC器件在高温高压环境下的结构设计和制造具有重要的指导作用。
-
公开(公告)号：CN111310395A
公开(公告)日：2020-06-19
申请号：CN202010073202.4
申请日：2020-01-22
Applicant: 同济大学 , 株洲中车时代半导体有限公司
IPC: G06F30/3323
Abstract: 本发明公开了一种SiC MOSFET非线性器件的等效电路模型及方法，将SiC MOSFET的栅漏电容CGD等效为主回路和受主回路控制选择连通的恒容支路和变容支路；主回路上串联恒值电容C0、检测主回路电流的零值电压源EC和栅漏电压VGD等效的电压源；恒容支路和变容支路上分别设置一由栅漏电压VGD控制的压控开关，其中，恒容支路上的第二压控开关与SiC MOSFET的氧化层电容Coxd串联，第一压控开关与电压控电流源GC串联。采用本发明，使原本在Simulink中不易实现的功率器件的非线性电容特性得以表征，拟合方式简单，避免了对栅漏电容物理层面的研究，与同类模型相比具有普适性，准确度高。
-
公开(公告)号：CN111261697A
公开(公告)日：2020-06-09
申请号：CN202010073187.3
申请日：2020-01-22
Applicant: 同济大学 , 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/16 , H01L29/78
Abstract: 本发明公开了一种3300V的4H-SiC MOSFET设计方法，采用UMOSFET结构；结构参数优化为：外延层漂移区浓度8e15cm-3，外延层厚度20μm，沟道长度2.8μm。本文通过设计MOSFET的各项结构参数，在保证功率器件的耐压满足3300V的目标后，进一步优化输出特征量以满足低导通损耗和高频特性。仿真数据表明，结构参数为漂移区浓度8e15cm-3，厚度25μm，沟长2.8μm，栅氧厚度500A的MOSFET单胞可以达到4310V的击穿电压，6.1 mΩ·cm2的比导通电阻，阈值为4.81V，漏极电流110A，在6V漏级电压下栅极电荷是4.25nC。
-
公开(公告)号：CN221862667U
公开(公告)日：2024-10-18
申请号：CN202323289112.7
申请日：2023-12-04
Applicant: 株洲中车时代半导体有限公司
IPC: H02M1/32 , H02M1/08 , H02M1/088 , H03K17/082
Abstract: 本申请提供一种短路保护驱动电路及设备，该电路中，第一碳化硅MOS模块和第二碳化硅MOS模块串联于负载主电路形成半桥电路，电流传感器S1与负载主电路连接，电流传感器S1用于检测负载主电路中位于第一碳化硅MOS模块和第二碳化硅MOS模块之间的电流信号，第一驱动电路和第二驱动电路均与电流传感器S1连接，第一驱动电路与第一碳化硅MOS模块连接，第一驱动电路用于根据电流信号控制第一碳化硅MOS模块的栅极电压，第二驱动电路与第二碳化硅MOS模块连接，第二驱动电路用于根据电流信号控制第二碳化硅MOS模块的栅极电压。本申请具有电路短路保护的效果。
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.037 seconds)
