-
公开(公告)号：CN115458480A
公开(公告)日：2022-12-09
申请号：CN202211192126.4
申请日：2022-09-28
Applicant: 西安微电子技术研究所
IPC: H01L21/768 , H01L21/3213
Abstract: 本发明公开了一种金属互连层腐蚀方法，属于半导体模拟集成电路领域，首先在已制备好的铬硅系电阻硅片上使用物理气相淀积工艺制备金属铝硅铜膜质；使用光刻工艺完成金属层图形的制备；使用烘箱进行坚膜，保证光刻胶形貌；使用打底膜工艺去除光刻显影后的残留；使用铝硅铜腐蚀液对金属层进行腐蚀；进行干法去胶，去除表层的光刻胶；利用扫硅渣液去除金属腐蚀后留下的硅渣；进行湿法有机清洗，对残留光刻胶及颗粒进一步去除；使用双氧水对薄膜电阻区TiW阻挡层进行腐蚀；薄膜电阻金属互连层制备完成。本发明工艺简单，可操作性强，应用前景广阔，在模拟集成电路制造过程中即可完成对该铬硅系薄膜电阻金属互连层的腐蚀。
-
公开(公告)号：CN113970529A
公开(公告)日：2022-01-25
申请号：CN202111227963.1
申请日：2021-10-21
Applicant: 西安微电子技术研究所
IPC: G01N21/3563
Abstract: 一种双极型集成电路隔离工艺硼掺杂量的测试方法，包括以下步骤：准备硅衬底片；调整B2H6流量，在硅衬底片上沉积BSG薄膜；对上述硅衬底片进行热退火处理；采用傅里叶红外光谱测试仪在室温下对热退火后的骤硅衬底片的硼含量进行测试。该方法基于BSG薄膜有限表面源掺杂这一特性，通过在硅片上先淀积一定浓度的BSG薄膜，通过快速热退火激活硼原子，随后通过傅里叶红外能谱仪在室温下测试薄膜内的硼含量，根据测试的硼含量结果调整淀积BSG薄膜的掺杂气体B2H6的流量，可以使BSG薄膜淀积量满足产品隔离工艺的使用要求。该方法快速退火激活硼杂质的热预算相对较低，可大幅压缩工艺监控时间至1h以内，提升了双极型集成电路隔离工艺的产能。
-
公开(公告)号：CN119763953A
公开(公告)日：2025-04-04
申请号：CN202411810892.1
申请日：2024-12-10
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种提升铬硅薄膜电阻表观合格率的结构及方法，硅基衬底清洗，为保证工艺可实现性和合理性，铬硅薄膜电阻下方介质层通常由化学气相淀积方法实现，该类制造方法生成的最顶层薄膜，是在生长设备淀积环境与结束淀积之间的时段形成，性质不稳定。经验证，最顶层薄膜的存在，在后续薄膜电阻制造过程中会由于性质的热和塑型不稳定性，导致对铬硅薄膜电阻的表观产生绝对性影响，在铬硅薄膜电阻前予以去除是提升铬硅薄膜电阻的表观合格率的有效方法。本发明的电阻制造过程中，在绝缘介质层化学气相淀积后，增加一步含氟化学液处理，将化学气相过程中最后形成的表面薄膜去除，这样处理能够有效提高铬硅薄膜电阻的表观合格率。
-
公开(公告)号：CN118782533A
公开(公告)日：2024-10-15
申请号：CN202410746981.8
申请日：2024-06-11
Applicant: 西安微电子技术研究所
IPC: H01L21/762
Abstract: 本发明提供了一种多层图形浅槽隔离刻蚀工艺方法，通过在半导体衬底表面生长缓冲氧化层和硬掩膜，然后依据沟槽深度由浅到深的顺序对沟槽进行刻蚀，每次刻蚀完成后均对半导体衬底进行处理，可有效降低在后续STI光刻时光刻胶回流带来的光刻胶厚度不足问题，同时深度小的硅槽中光刻胶更容易去除；刻蚀过程中，利用光刻胶作为主要刻蚀掩蔽层，氮化硅作为次要刻蚀掩蔽，可有效保证刻蚀过程的进行。
-
公开(公告)号：CN118348749A
公开(公告)日：2024-07-16
申请号：CN202410540983.1
申请日：2024-04-30
Applicant: 西安微电子技术研究所
IPC: G03F7/20
Abstract: 本发明公开了一种实现一次涂胶重复光刻的图形转移方法及相关设备，在涂胶完成的圆片上，使用同一张光刻版在第一次曝光后，不重新更换光刻版的情况下，设置第一次曝光参数，根据第一次曝光参数对光刻版进行一次曝光，根据光刻版一次曝光后的曝光场的大小和分布，设置二次曝光作业条件，完成二次曝光，分别对第一次曝光和再次曝光光刻版行、列在圆片上的分布进行设置，完成重复光刻，与现有技术相比，增大了小线宽光刻的工艺窗口。
-
Patent Agency Ranking
公开(公告)号：CN117712200A
公开(公告)日：2024-03-15
申请号：CN202311705250.0
申请日：2023-12-12
Applicant: 西安微电子技术研究所
IPC: H01L31/0236 , H01L31/0352 , H01L31/18 , H01L21/306
Abstract: 本发明公开了一种硅柱阵列、刻蚀方法和应用，在硅衬底片表面设置基于硅柱图形的二氧化硅硬掩膜；利用二氧化硅硬掩膜掩蔽，对硅衬底片进行单次硅刻蚀，单次硅刻蚀过程持续至刻蚀深度达到要求，硅衬底片表面形成硅柱；单次硅刻蚀的工艺参数为：刻蚀气体为SF6，钝化气体为O2和Hbr，刻蚀压力为55～65W，偏置功率为45W～55W，偏置功率频率为110Hz～130Hz；偏置功率循环为75％～85％，源射频功率为1000W～1300W；剥离二氧化硅硬掩膜，完成硅柱阵列刻蚀。可使硅柱侧壁的漫反射变为镜面反射，提高薄膜电池的光吸收，显著提升产品的光电转换效率。
-
公开(公告)号：CN117293056A
公开(公告)日：2023-12-26
申请号：CN202311243699.X
申请日：2023-09-25
Applicant: 西安微电子技术研究所
Abstract: 本发明提供了一种集成电路中干法去胶等离子损伤的监控方法，具体步骤如下：S1基于现有的集成电路制作流程，在离子注入、激活后，获取干法去胶前后晶圆的方阻值得到方阻前值和方阻后值；S2计算方阻前值和方阻后值的差值，所述差值作为干法去胶等离子损伤结果用于实现干法去胶等离子损伤的监控。本发明方法可以及时反馈干法去胶等离子损伤程度，解决等离子损伤导致的器件性能失效问题。
-
公开(公告)号：CN116456723A
公开(公告)日：2023-07-18
申请号：CN202310380741.6
申请日：2023-04-10
Applicant: 西安微电子技术研究所
IPC: H10B43/30 , H01L29/792 , H01L29/51 , H01L21/28
Abstract: 本发明公开了一种高可靠抗辐照SONOS存储器及制备方法，涉及硅微电子领域。将输入/输出MOS和选择管的栅介质层由SiO2单栅介质层调整为HTO/SiO2复合栅介质层，HTO/SiO2复合栅介质层可动电荷和固定电荷比SiO2单栅介质层少，输入/输出MOS和选择管显示出了更好的抗总剂量辐射特性。HTO/SiO2复合栅介质层中HTO层和SiO2层缺陷线错位排列，避免了复合栅从HTO上表面到SiO2下表面的漏电通路，可减少输入/输出MOS和选择管的早期失效，提高栅氧的可靠性。在多晶层淀积前对栅介质层增加的高温氮化退火，减少了氧化层中的缺陷和陷阱，可以进一步提高栅氧的可靠性，并能减少阈值漂移量。
-
公开(公告)号：CN113410130B
公开(公告)日：2023-03-21
申请号：CN202110663161.9
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L21/027 , H01L21/311
Abstract: 本发明提供一种沟槽填充介质后的平坦化回刻方法，具体步骤如下，在硅基表面沟槽中填充双层介质，硅基表面由上到下形成第一介质层和第二介质层，在第一介质层上进行第一次光刻胶涂胶；对光刻胶和第一介质层进行刻蚀，刻蚀后硅基表面的光刻胶刻蚀完全，硅基表面的沟槽顶部剩余一定高度的第一介质层；经上述处理后，在硅基表面的第二介质层上进行第二次光刻胶涂胶；通过调整光刻胶与第一介质和第二介质的选择比，将第二介质层、第二次涂覆的光刻胶、以及剩余的第一介质层同时刻蚀完全，使用本发明的平坦化回刻方法可显著提高介质刻蚀后硅基上沟槽表面的平整度，提高了加工质量，减少后续工艺缺陷产生。
-
公开(公告)号：CN113410232A
公开(公告)日：2021-09-17
申请号：CN202110663159.1
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L27/092 , H01L29/10 , H01L21/8238
Abstract: 本发明提供一种抑制闩锁效应的CMOS集成电路芯片及制备工艺，包括N型衬底，N型衬底的上表面埋有N埋层和P埋层，N型衬底向上延伸有N型外延层，N型外延层覆盖N埋层和P埋层，P埋层上设有P阱。本发明对于CMOS集成电路，在N型衬底上形成N埋层和P埋层，再进行外延工艺，通过埋层与外延工艺，能降低衬底的寄生电阻R1、R2，降低了寄生晶体管NPN、PNP的电流增益，提高闩锁效应的触发电流阈值及降低寄生晶体管的电流增益，抑制闩锁效应的发生更为有效。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.033 seconds)
