-
公开(公告)号：CN113410382A
公开(公告)日：2021-09-17
申请号：CN202110662034.7
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L49/02
Abstract: 本发明属于薄膜电阻制备技术领域，公开了一种铬硅系薄膜电阻及其制备方法，包括以下步骤：在衬底上使用化学气相沉积法沉积二氧化硅绝缘层；使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层，再沉积钛钨层；使用化学气相沉积法在钛钨层上沉积二氧化硅层，作为硬掩膜；在硬掩膜上完成电阻图形的制备；对二氧化硅层进行刻蚀，形成硬掩膜窗口；使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除；对铬硅电阻层进行干法预刻蚀；使用湿法化学腐蚀法对铬硅电阻层进行腐蚀，得到铬硅系薄膜电阻。使用硬掩膜作为刻蚀阻挡层可解决湿法腐蚀的侵蚀问题，使用干法预刻蚀解决湿法腐蚀速率非线性变化的问题，可有效控制电阻图形的宽度、长度，提高电阻的精度。
-
公开(公告)号：CN113410382B
公开(公告)日：2022-11-29
申请号：CN202110662034.7
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L49/02
Abstract: 本发明属于薄膜电阻制备技术领域，公开了一种铬硅系薄膜电阻及其制备方法，包括以下步骤：在衬底上使用化学气相沉积法沉积二氧化硅绝缘层；使用物理气相沉积法在二氧化硅绝缘层上先沉积铬硅电阻层，再沉积钛钨层；使用化学气相沉积法在钛钨层上沉积二氧化硅层，作为硬掩膜；在硬掩膜上完成电阻图形的制备；对二氧化硅层进行刻蚀，形成硬掩膜窗口；使用强氧化溶剂对硬掩膜窗口的钛钨层进行去除；对铬硅电阻层进行干法预刻蚀；使用湿法化学腐蚀法对铬硅电阻层进行腐蚀，得到铬硅系薄膜电阻。使用硬掩膜作为刻蚀阻挡层可解决湿法腐蚀的侵蚀问题，使用干法预刻蚀解决湿法腐蚀速率非线性变化的问题，可有效控制电阻图形的宽度、长度，提高电阻的精度。
-
公开(公告)号：CN115172260A
公开(公告)日：2022-10-11
申请号：CN202210901510.0
申请日：2022-07-28
Applicant: 西安微电子技术研究所
IPC: H01L21/762
Abstract: 本发明公开了一种解决凹坑残留的浅槽隔离工艺制备方法，在0.18pumCMOS工艺平台中，浅槽隔离形成的工艺过程为：首先完成氮化硅硬掩膜刻蚀，并以氮化硅作为硬掩膜完成硅片的干法刻蚀形成浅沟槽。然后采用化学气相沉积在浅沟槽中填充二氧化硅，并采用化学机械研磨去掉多余的二氧化硅，再通过磷酸全剥去除氮化硅，形成完整的浅槽隔离。本发明在湿法清洗工艺中引入硬掩膜回刻技术后，增加了二氧化硅介质的填充宽度，可在后续的湿法全剥工艺中抵消横向刻蚀作用；通过优化多步湿法腐蚀和清洗工艺解决浅槽隔离工艺制作过程中出现的凹坑残留问题，达到平坦化刻蚀提升器件的隔离性能。
-
公开(公告)号：CN113410232A
公开(公告)日：2021-09-17
申请号：CN202110663159.1
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L27/092 , H01L29/10 , H01L21/8238
Abstract: 本发明提供一种抑制闩锁效应的CMOS集成电路芯片及制备工艺，包括N型衬底，N型衬底的上表面埋有N埋层和P埋层，N型衬底向上延伸有N型外延层，N型外延层覆盖N埋层和P埋层，P埋层上设有P阱。本发明对于CMOS集成电路，在N型衬底上形成N埋层和P埋层，再进行外延工艺，通过埋层与外延工艺，能降低衬底的寄生电阻R1、R2，降低了寄生晶体管NPN、PNP的电流增益，提高闩锁效应的触发电流阈值及降低寄生晶体管的电流增益，抑制闩锁效应的发生更为有效。
-
-
-
Search Results
4
records
(took 0.028 seconds)
