公开(公告)号：CN113970529A

公开(公告)日：2022-01-25

申请号：CN202111227963.1

申请日：2021-10-21

Applicant: 西安微电子技术研究所

Inventor： 何江 ,  马朝柱 ,  刘存生 ,  潘振雨 ,  杜星

IPC: G01N21/3563

Abstract: 一种双极型集成电路隔离工艺硼掺杂量的测试方法，包括以下步骤：准备硅衬底片；调整B2H6流量，在硅衬底片上沉积BSG薄膜；对上述硅衬底片进行热退火处理；采用傅里叶红外光谱测试仪在室温下对热退火后的骤硅衬底片的硼含量进行测试。该方法基于BSG薄膜有限表面源掺杂这一特性，通过在硅片上先淀积一定浓度的BSG薄膜，通过快速热退火激活硼原子，随后通过傅里叶红外能谱仪在室温下测试薄膜内的硼含量，根据测试的硼含量结果调整淀积BSG薄膜的掺杂气体B2H6的流量，可以使BSG薄膜淀积量满足产品隔离工艺的使用要求。该方法快速退火激活硼杂质的热预算相对较低，可大幅压缩工艺监控时间至1h以内，提升了双极型集成电路隔离工艺的产能。

公开(公告)号：CN109256421B

公开(公告)日：2021-12-14

申请号：CN201811052415.8

申请日：2018-09-10

Applicant: 西安微电子技术研究所

Inventor： 任永宁 ,  陈宝忠 ,  孙有民 ,  王清波 ,  刘如征 ,  葛洪磊 ,  马朝柱 ,  刘依思

IPC: H01L29/732 ,  H01L29/06 ,  H01L29/78 ,  H01L21/331 ,  H01L21/336

Abstract: 本发明公开了一种高厄利电压的双极器件及其制作方法，所述双极器件包括3个金属连线和衬底；衬底上方依次设置N埋层、第一外延层、第二外延层和SiO2层；3个金属连线分别穿过SiO2层上设置的引出孔后，分别连接集电区的引出区、发射区和P型基区；集电区的引出区和P型基区位于第二外延层内部，发射区位于P型基区内部；双极器件两侧边均设置P型隔离区。所述方法主要改进在于包括对衬底进行第一次外延工艺，形成第一外延层；在第一外延层上进行第二次外延工艺，形成第二外延层；通过双外延层的设计，能够有效增大厄利电压，降低厄利效应，提高集成电路的精度；同时，寄生的PMOS管阈值电压增高，电路的金属布线更加方便，工作电压范围扩大。

公开(公告)号：CN117936405A

公开(公告)日：2024-04-26

申请号：CN202410090686.1

申请日：2024-01-22

Applicant: 西安微电子技术研究所

Inventor： 马朝柱 ,  赵重炜 ,  张旭杰 ,  王刚平 ,  李博 ,  赵沫沫 ,  张凯

IPC: H01L21/66 ,  G01L1/24

Abstract: 本发明提供一种带图形的应力监控方法，为了实现带图形的应力监控方法，通过对带图形的应力监控片表面进行图形修饰时，需要考虑应力量测仪测试应力的原理，为了量测带图形的薄膜应力，在淀积相关薄膜后，对于相关图形光刻工艺，通过对带图形的应力监控片表面进行图形修饰，即应力量测仪镭射光扫描路径处没有台阶，通过刻蚀工艺，制备出相对应图形的薄膜，保证应力量测仪量测应力时，感测器能有效的收集衬底反射的镭射光，进而能得到衬底曲率，通过淀积薄膜前后衬底曲率的变化量得到带有图形的薄膜应力。本发明能够测试相关图形的薄膜应力，填补了带图形的薄膜应力监控方法的空白。

公开(公告)号：CN109256421A

公开(公告)日：2019-01-22

申请号：CN201811052415.8

申请日：2018-09-10

Applicant: 西安微电子技术研究所

Inventor： 任永宁 ,  陈宝忠 ,  孙有民 ,  王清波 ,  刘如征 ,  葛洪磊 ,  马朝柱 ,  刘依思

IPC: H01L29/732 ,  H01L29/06 ,  H01L29/78 ,  H01L21/331 ,  H01L21/336

Abstract: 本发明公开了一种高厄利电压的双极器件及其制作方法，所述双极器件包括3个金属连线和衬底；衬底上方依次设置N埋层、第一外延层、第二外延层和SiO2层；3个金属连线分别穿过SiO2层上设置的引出孔后，分别连接集电区的引出区、发射区和P型基区；集电区的引出区和P型基区位于第二外延层内部，发射区位于P型基区内部；双极器件两侧边均设置P型隔离区。所述方法主要改进在于包括对衬底进行第一次外延工艺，形成第一外延层；在第一外延层上进行第二次外延工艺，形成第二外延层；通过双外延层的设计，能够有效增大厄利电压，降低厄利效应，提高集成电路的精度；同时，寄生的PMOS管阈值电压增高，电路的金属布线更加方便，工作电压范围扩大。

公开(公告)号：CN118738123A

公开(公告)日：2024-10-01

申请号：CN202410771101.2

申请日：2024-06-14

Applicant: 西安微电子技术研究所

Inventor： 马朝柱 ,  王刚平 ,  李博 ,  赵重炜 ,  何江 ,  张旭杰

IPC: H01L29/78 ,  H01L23/31 ,  H01L23/29 ,  H01L21/336

Abstract: 本发明涉及半导体芯片制造技术领域，尤其涉及一种垂直双扩散金属‑氧化物半导体场效应晶体管及制备方法，包括衬底，所述衬底上依次设有外延层、栅氧化层、金属层和钝化层；所述钝化层包括高密度等离子增强型氧化层膜质和等离子增强型氮化硅。通过采用高密度等离子增强型氧化层膜质与等离子增强型氮化硅作为钝化层，可更好的填充厚铝工艺经湿法刻蚀后形成的水滴状形貌，使源区和栅区高度差降低，填充钝化层内空洞。并降低了垂直双扩散金属‑氧化物半导体场效应晶体管的栅源漏电流。提升了垂直双扩散金属‑氧化物半导体场效应晶体管钝化层的钝化能力。解决现有技术中存在的垂直双扩散金属‑氧化物半导体场效应晶体管栅源漏电流大的问题。

公开(公告)号：CN117607560A

公开(公告)日：2024-02-27

申请号：CN202311587874.7

申请日：2023-11-24

Applicant: 西安微电子技术研究所

Inventor： 马朝柱 ,  王刚平 ,  李博 ,  虞丹 ,  张旭杰 ,  赵沫沫

IPC: G01R29/24 ,  G01R31/28

Abstract: 本发明提供一种PETEOS膜内电荷的监测方法，包括以下步骤：在N型硅片上生长二氧化硅、淀积PETEOS膜质和金属铝，形成MOS结构电容的类MOS结构；在类MOS结构进行金属铝光刻和金属铝刻蚀工艺，形成类MOS结构电容；对类MOS结构电容进行C‑V测试，得到PETEOS膜质的膜内电荷如固定电荷和可动电荷；本申请采用C‑V等效模型电路，建立PETEOS膜内电荷监控流程，将PETEOS制备为MOS结构，能够简单准确高效的得到PETEOS膜内电荷。