-
公开(公告)号：CN116978935A
公开(公告)日：2023-10-31
申请号：CN202310464379.0
申请日：2023-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L27/088 , H01L21/8234
Abstract: 提供了半导体结构及其形成方法。半导体结构包括衬底，衬底上的第一有源区、第二有源区和第三有源区，第一有源区域的沟道区上方的第一栅极结构，第二有源区域的沟道区上方的第二栅极结构，第三有源区域的沟道区上方的三栅极结构，第一栅极结构上方的第一帽层，第二栅极结构上方的第二帽层和第三栅极结构上方的第三帽层。第二栅极结构的高度小于第一栅极结构或第三栅极结构。
-
公开(公告)号：CN108122776B
公开(公告)日：2022-02-11
申请号：CN201710968319.7
申请日：2017-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L21/8238 , H01L27/092
Abstract: 本发明提供了一种FinFET器件及形成FinFET器件的方法。该方法包括在鳍上方且沿着鳍的侧壁沉积伪栅极，该鳍从半导体衬底向上延伸，沿着伪栅极的侧壁形成第一栅极间隔件，以及用碳等离子体掺杂第一栅极间隔件以形成碳掺杂的栅极间隔件。该方法还包括形成与鳍的沟道区相邻的源极/漏极区，并且将碳从碳掺杂的栅极间隔件扩散到鳍的第一区域中以提供第一碳掺杂区。第一碳掺杂区设置在源极/漏极区的至少部分和鳍的沟道区之间。
-
公开(公告)号：CN108122776A
公开(公告)日：2018-06-05
申请号：CN201710968319.7
申请日：2017-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L21/8238 , H01L27/092
CPC classification number: H01L29/66803 , H01L21/2254 , H01L21/324 , H01L29/0847 , H01L29/66492 , H01L29/66545 , H01L29/66636 , H01L29/7833 , H01L29/7851
Abstract: 本发明提供了一种FinFET器件及形成FinFET器件的方法。该方法包括在鳍上方且沿着鳍的侧壁沉积伪栅极，该鳍从半导体衬底向上延伸，沿着伪栅极的侧壁形成第一栅极间隔件，以及用碳等离子体掺杂第一栅极间隔件以形成碳掺杂的栅极间隔件。该方法还包括形成与鳍的沟道区相邻的源极/漏极区，并且将碳从碳掺杂的栅极间隔件扩散到鳍的第一区域中以提供第一碳掺杂区。第一碳掺杂区设置在源极/漏极区的至少部分和鳍的沟道区之间。
-
公开(公告)号：CN119521697A
公开(公告)日：2025-02-25
申请号：CN202411323513.6
申请日：2024-09-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构及其形成方法，半导体结构包括沉积栅极介电层于基底的第一区域上方的第一纳米结构上以及沉积第二纳米结构于基底的第二区域上；沉积一第一功函数金属(work function metal,WFM)层于第一及第二纳米结构上方；沉积一第一硬式掩模(hard mask,HM)层于第一WFM层上；选择性去除第一区域上方的第一HM层及第一WFM层；选择性去除第二区域上方的第一HM层；沉积第二WFM层于基底上；沉积第二HM层于第二WFM层上；选择性去除第一区域上方的第二HM层及第二WFM层层；选择性去除第二区域上方的第二HM层；以及沉积第三WFM层于基底上。
-
公开(公告)号：CN102468240B
公开(公告)日：2016-01-20
申请号：CN201110243091.8
申请日：2011-08-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
CPC classification number: H01L21/26586 , H01L21/823412 , H01L21/823418 , H01L21/823425 , H01L21/823468 , H01L29/66492 , H01L29/66545 , H01L29/66575
Abstract: 一种形成集成电路的方法，包括形成多个沿着第一方向纵向地排布在衬底上方的栅极结构。对衬底实施多个角度离子注入。每个角度离子注入具有各自的关于第二方向的注入角度。第二方向基本上与衬底的表面平行并且基本上与第一方向垂直。每个所述注入角度都基本上大于0°。
-
Patent Agency Ranking
公开(公告)号：CN117878059A
公开(公告)日：2024-04-12
申请号：CN202311755990.5
申请日：2023-12-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了半导体结构及其制造方法。该方法包括：形成第一沟道结构和第二沟道结构，并形成附接至第一沟道结构的相对侧的第一类型的源极/漏极结构和附接至第二沟道结构的相对侧的第二类型的源极区/漏极结构。该方法还包括：形成具有覆盖第一沟道结构的第一部分和覆盖第二沟道结构的第二部分的第一栅极介电层，并将第一金属元素驱动到第一栅极介电层的第一部分中。该方法还包括：在第一栅极介电层的第一部分和第二部分上方形成盖层，并对盖层下方的第一栅极介电层执行退火工艺。
-
公开(公告)号：CN107026195B
公开(公告)日：2020-10-16
申请号：CN201710061464.7
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/45 , H01L21/285 , H01L29/78 , H01L21/336
Abstract: 提供一种半导体装置与其形成方法。半导体装置的形成方法中，第一接点孔形成于源极/漏极区或栅极上的一或多个介电层中。粘着层形成于第一接点孔中。第一金属层形成于第一接点孔中的粘着层上。硅化物层形成于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。
-
公开(公告)号：CN106558500B
公开(公告)日：2020-02-21
申请号：CN201510852268.2
申请日：2015-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/10 , H01L29/06
Abstract: 本发明是关于包含鳍式结构的半导体装置及其制造方法。根据一实施例的用于制造半导体装置的方法包含在衬底上方形成鳍式结构。所述鳍式结构具有顶表面及侧表面，并且所述顶表面定位于从所述衬底测量的高度H0处。在所述鳍式结构及所述衬底上方形成绝缘层。在第一凹陷中，使所述绝缘层凹陷到从所述衬底起的高度T1，使得所述鳍式结构的上部部分从所述绝缘层暴露。在所述已暴露上部部分上方形成半导体层。在形成所述半导体层之后，在第二凹陷中，使所述绝缘层凹陷到从所述衬底起的高度T2，使得所述鳍式结构的中间部分从所述绝缘层暴露。在所述鳍式结构的具有所述半导体层的所述上部部分以及所述已暴露中间部分上方形成栅极结构。
-
公开(公告)号：CN106653846B
公开(公告)日：2019-11-29
申请号：CN201610712894.6
申请日：2016-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/36 , H01L21/336
Abstract: 本公开提供一种半导体装置及其制造方法。半导体装置的制造方法中，形成掺杂第一掺杂物的一掺杂层于一基底上。形成一半导体层于掺杂层上。通过至少图案化半导体层及掺杂层而形成一鳍结构，使鳍结构包括具有半导体层的沟道区及具有掺杂层的阱区。形成一隔离绝缘层，使鳍结构的沟道区突出于隔离绝缘层，而鳍结构的阱区埋入于隔离绝缘层内。形成一栅极结构于部分的鳍结构及隔离绝缘层上方。半导体层至少为掺杂的硅层及未掺杂的硅层的其中之一者。
-
公开(公告)号：CN110416291B
公开(公告)日：2024-02-13
申请号：CN201810811790.X
申请日：2018-07-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/40 , H01L29/423 , H01L29/49
Abstract: 提供一种具有功函数金属堆叠的装置的制造方法。此方法包括下述操作。沉积介电层于基材上方。然后，沉积第一功函数金属层于介电层上方。接着，沉积虚设层于第一功函数金属层上方。然后，将杂质导入至第一功函数金属层中。之后，蚀刻虚设层。接下来，沉积第二功函数金属层于第一功函数金属层上方。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.031 seconds)
