-
公开(公告)号：CN107452795A
公开(公告)日：2017-12-08
申请号：CN201710248982.X
申请日：2017-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在制造半导体器件的方法中，形成第一和第二栅极结构。第一(第二)栅极结构包括第一(第二)栅电极层和设置在第一(第二)栅电极层的两侧面上的第一(第二)侧壁间隔件。凹进第一和第二栅电极层并且凹进第一和第二侧壁间隔件，从而分别在凹进的第一和第二栅电极层和第一和第二侧壁间隔件上方形成第一间隔和第二间隔。在第一和第二间隔中分别形成第一和第二保护层。在第一和第二保护层中分别形成第一和第二蚀刻停止层。第一间隔的在第一侧壁间隔件之上的第一深度不同于第一间隔的在第一栅电极层之上的第二深度。本发明实施例涉及用于制造半导体器件的方法，更具体地，涉及用于位于栅电极和源极/漏极区域上方的绝缘层的结构及制造方法。
-
公开(公告)号：CN114242590A
公开(公告)日：2022-03-25
申请号：CN202111485426.7
申请日：2016-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种半导体器件，其包括第一场效应晶体管(FET)，第一场效应晶体管(FET)包括第一栅极介电层和栅电极。所述第一栅电极包括第一下金属层和第一上金属层。所述第一下金属层包括与所述第一栅极介电层接触的第一底金属层以及包括第一块状金属层。所述第一上金属层的底部与所述第一底金属层的上表面及所述第一块状金属层的上表面接触。本发明实施例涉及一种用于制造半导体器件的方法，并且具体涉及一种结构和一种金属栅极结构的制造方法。
-
公开(公告)号：CN109841672B
公开(公告)日：2024-07-02
申请号：CN201810036234.X
申请日：2018-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78
Abstract: 本揭露提供一种具有减少的寄生电容的鳍状场效晶体管装置。所述鳍状场效晶体管装置包括具有至少一鳍的半导体基材和横跨此至少一鳍的栅极结构。所述栅极结构包括二个栅极堆叠、栅极隔离结构和二个间隙壁。所述栅极隔离结构是设于栅极堆叠之间并与栅极堆叠相接。所述间隙壁夹设栅极堆叠和栅极隔离结构。间隙壁包含二个第一部分和一个第二部分，其中第一部分接触栅极堆叠，第二部分接触栅极隔离结构，且第一部分夹设第二部分。间隙壁的第一部分的材料与间隙壁的第二部分的材料不同。
-
公开(公告)号：CN107527801B
公开(公告)日：2020-05-15
申请号：CN201710456366.3
申请日：2017-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/417 , H01L29/78
Abstract: 本发明的实施例公开了一种半导体器件以及形成半导体器件的方法。牺牲薄膜用于图案化对半导体结构的接触件，例如对晶体管的源极/漏极区的接触件。接触件可以包括沿平行于栅电极的轴线的锥形轮廓，以使在接触件远离源极/漏极区延伸时接触件的最外侧宽度减小。
-
公开(公告)号：CN109860297A
公开(公告)日：2019-06-07
申请号：CN201811339371.7
申请日：2018-11-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体元件包括基板、栅极堆叠。基板包括半导体鳍。栅极堆叠设置在半导体鳍上。栅极堆叠包括设置在半导体鳍上方的介电层、及设置在介电层上方并且具有第一金属层及在第一金属层上方的第二金属层的金属堆叠、以及设置在金属堆叠上方的栅电极。第一金属层及第二金属层具有第一元素，并且第一元素在第一金属层中的百分比高于在第二金属层中。
-
Patent Agency Ranking
公开(公告)号：CN109841672A
公开(公告)日：2019-06-04
申请号：CN201810036234.X
申请日：2018-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78
Abstract: 本揭露提供一种具有减少的寄生电容的鳍状场效晶体管装置。所述鳍状场效晶体管装置包括具有至少一鳍的半导体基材和横跨此至少一鳍的栅极结构。所述栅极结构包括二个栅极堆叠、栅极隔离结构和二个间隙壁。所述栅极隔离结构是设于栅极堆叠之间并与栅极堆叠相接。所述间隙壁夹设栅极堆叠和栅极隔离结构。间隙壁包含二个第一部分和一个第二部分，其中第一部分接触栅极堆叠，第二部分接触栅极隔离结构，且第一部分夹设第二部分。间隙壁的第一部分的材料与间隙壁的第二部分的材料不同。
-
公开(公告)号：CN107154383A
公开(公告)日：2017-09-12
申请号：CN201611192085.3
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
CPC classification number: H01L27/1211 , H01L21/76829 , H01L21/76897 , H01L21/823431 , H01L21/845 , H01L29/41791 , H01L29/495 , H01L29/4958 , H01L29/4966 , H01L29/4975 , H01L29/6656 , H01L29/66628
Abstract: 一种制造半导体装置的方法，包含第一栅极结构设置于基板上。第一栅极结构包含第一栅电极、第一覆盖绝缘层设置于第一栅电极上，以及第一侧壁间隔物设置于第一栅电极和第一覆盖绝缘层的侧表面上。半导体装置还包含第一保护层形成于第一覆盖绝缘层和至少一个第一侧壁间隔物之上。第一保护层包含由氮氧化铝(AlON)，氮化铝(AlN)及非晶硅所组成的群组中选择其中至少一种。
-
公开(公告)号：CN119521697A
公开(公告)日：2025-02-25
申请号：CN202411323513.6
申请日：2024-09-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构及其形成方法，半导体结构包括沉积栅极介电层于基底的第一区域上方的第一纳米结构上以及沉积第二纳米结构于基底的第二区域上；沉积一第一功函数金属(work function metal,WFM)层于第一及第二纳米结构上方；沉积一第一硬式掩模(hard mask,HM)层于第一WFM层上；选择性去除第一区域上方的第一HM层及第一WFM层；选择性去除第二区域上方的第一HM层；沉积第二WFM层于基底上；沉积第二HM层于第二WFM层上；选择性去除第一区域上方的第二HM层及第二WFM层层；选择性去除第二区域上方的第二HM层；以及沉积第三WFM层于基底上。
-
公开(公告)号：CN107017297B
公开(公告)日：2020-05-01
申请号：CN201610919834.1
申请日：2016-10-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/768 , H01L21/28 , H01L21/336
Abstract: 一种半导体器件包含设置在衬底上且在第一方向上延伸的第一栅极结构。第一栅极结构包含第一栅电极、设置在第一栅电极上方的第一覆盖绝缘层、设置在第一栅电极和第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在第一侧壁间隔件上方的第二侧壁间隔件。半导体器件还包含形成于第一覆盖绝缘层、第一侧壁间隔件和第二侧壁间隔件上方的第一保护层。在沿着垂直于第一方向的第二方向的截面中，第一保护层具有拥有头部和两个腿部的π形状。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN110610903A
公开(公告)日：2019-12-24
申请号：CN201910043132.5
申请日：2019-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82
Abstract: 本公开实施例提供一种半导体装置的制造方法，包括：形成第一和第二氮化硅部件于一接触孔的侧壁表面上，所述接触孔设置于一介电层中和一源极/漏极(S/D)部件上方。此方法还包括形成一接触插塞于接触孔中，所述接触插塞与源极/漏极部件电耦合，移除接触插塞的一顶部以在接触孔中创造一凹部，形成一硬罩幕层于凹部中，以及通过选择性蚀刻移除第一和第二氮化硅部件以分别形成第一和第二气隙。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.028 seconds)
