-
公开(公告)号：CN101673740B
公开(公告)日：2011-08-17
申请号：CN200910151005.3
申请日：2009-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L21/8248 , H01L21/28 , H01L21/71
CPC classification number: H01L21/8249 , H01L27/0623 , H01L27/0629 , H01L27/0635
Abstract: 本发明提供一种半导体元件及其制造方法，该半导体元件包括半导体基底具有第一区和第二区，晶体管形成于第一区内且具有金属栅极，隔绝结构形成第二区内，至少一结元件邻近第二区的隔绝结构设置，以及阻挡结构形成于第二区的隔绝结构之上。本发明可以有效地降低前段工艺的复杂度以及前段工艺的缺陷数。此外，可改善P沟道场效应晶体管的迁移率至增加27％。本发明包含研磨阻挡结构以避免或降低化学机械研磨工艺过度研磨的风险，以及避免或降低平面有源区受到损害。
-
公开(公告)号：CN101814492B
公开(公告)日：2013-05-22
申请号：CN200910163591.3
申请日：2009-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/04 , H01L29/78 , H01L29/41 , H01L27/092 , H01L21/8238 , H01L21/28
CPC classification number: H01L21/823425 , H01L21/823814 , H01L29/165 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66628 , H01L29/7848
Abstract: 本发明提供一种具有金属栅极堆叠的集成电路与其形成方法，该集成电路包括半导体基板；栅极堆叠位于半导体基板上，其中栅极堆叠包括高介电材料层与位于高介电材料层上的第一金属层；以及凸起的源极/漏极区位于栅极堆叠的侧壁上，且凸起的源极/漏极区由外延法形成；其中半导体基板包括硅锗特征位于凸起的源极/漏极区下。本发明能够解决层间介电层中的孔洞所造成的问题。
-
公开(公告)号：CN101814492A
公开(公告)日：2010-08-25
申请号：CN200910163591.3
申请日：2009-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/04 , H01L29/78 , H01L29/41 , H01L27/092 , H01L21/8238 , H01L21/28
CPC classification number: H01L21/823425 , H01L21/823814 , H01L29/165 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66628 , H01L29/7848
Abstract: 本发明提供一种具有金属栅极堆叠的集成电路与其形成方法，该集成电路包括半导体基板；栅极堆叠位于半导体基板上，其中栅极堆叠包括高介电材料层与位于高介电材料层上的第一金属层；以及凸起的源极/漏极区位于栅极堆叠的侧壁上，且凸起的源极/漏极区由外延法形成；其中半导体基板包括硅锗特征位于凸起的源极/漏极区下。本发明能够解决层间介电层中的孔洞所造成的问题。
-
Patent Agency Ranking
公开(公告)号：CN101673740A
公开(公告)日：2010-03-17
申请号：CN200910151005.3
申请日：2009-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L21/8248 , H01L21/28 , H01L21/71
CPC classification number: H01L21/8249 , H01L27/0623 , H01L27/0629 , H01L27/0635
Abstract: 本发明提供一种半导体元件及其制造方法，该半导体元件包括半导体基底具有第一区和第二区，晶体管形成于第一区内且具有金属栅极，隔绝结构形成第二区内，至少一结元件邻近第二区的隔绝结构设置，以及阻挡结构形成于第二区的隔绝结构之上。本发明可以有效地降低前段工艺的复杂度以及前段工艺的缺陷数。此外，可改善P沟道场效应晶体管的迁移率至增加27％。本发明包含研磨阻挡结构以避免或降低化学机械研磨工艺过度研磨的风险，以及避免或降低平面有源区受到损害。
-
公开(公告)号：CN108122776B
公开(公告)日：2022-02-11
申请号：CN201710968319.7
申请日：2017-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L21/8238 , H01L27/092
Abstract: 本发明提供了一种FinFET器件及形成FinFET器件的方法。该方法包括在鳍上方且沿着鳍的侧壁沉积伪栅极，该鳍从半导体衬底向上延伸，沿着伪栅极的侧壁形成第一栅极间隔件，以及用碳等离子体掺杂第一栅极间隔件以形成碳掺杂的栅极间隔件。该方法还包括形成与鳍的沟道区相邻的源极/漏极区，并且将碳从碳掺杂的栅极间隔件扩散到鳍的第一区域中以提供第一碳掺杂区。第一碳掺杂区设置在源极/漏极区的至少部分和鳍的沟道区之间。
-
公开(公告)号：CN108122776A
公开(公告)日：2018-06-05
申请号：CN201710968319.7
申请日：2017-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L21/8238 , H01L27/092
CPC classification number: H01L29/66803 , H01L21/2254 , H01L21/324 , H01L29/0847 , H01L29/66492 , H01L29/66545 , H01L29/66636 , H01L29/7833 , H01L29/7851
Abstract: 本发明提供了一种FinFET器件及形成FinFET器件的方法。该方法包括在鳍上方且沿着鳍的侧壁沉积伪栅极，该鳍从半导体衬底向上延伸，沿着伪栅极的侧壁形成第一栅极间隔件，以及用碳等离子体掺杂第一栅极间隔件以形成碳掺杂的栅极间隔件。该方法还包括形成与鳍的沟道区相邻的源极/漏极区，并且将碳从碳掺杂的栅极间隔件扩散到鳍的第一区域中以提供第一碳掺杂区。第一碳掺杂区设置在源极/漏极区的至少部分和鳍的沟道区之间。
-
公开(公告)号：CN103515422B
公开(公告)日：2016-05-04
申请号：CN201210326652.5
申请日：2012-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/10 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/1054 , H01L29/66818 , H01L29/7853 , H01L29/7854
Abstract: 一种集成电路器件，包括：至少被部分地嵌入浅沟槽隔离(STI)区并在源极和漏极之间延伸的鳍。该鳍由第一半导体材料形成，并且具有位于第一端部和第二端部之间的修整部分。由第二半导体材料形成的保护层，被设置在该鳍的修整部分的上方，以形成高迁移沟道。栅电极结构在该高迁移沟道上方以及第一端部和第二端部之间形成。本发明提供具有高迁移率和应变沟道的FinFET。
-
公开(公告)号：CN103515422A
公开(公告)日：2014-01-15
申请号：CN201210326652.5
申请日：2012-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/10 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/1054 , H01L29/66818 , H01L29/7853 , H01L29/7854
Abstract: 一种集成电路器件，包括：至少被部分地嵌入浅沟槽隔离(STI)区并在源极和漏极之间延伸的鳍。该鳍由第一半导体材料形成，并且具有位于第一端部和第二端部之间的修整部分。由第二半导体材料形成的保护层，被设置在该鳍的修整部分的上方，以形成高迁移沟道。栅电极结构在该高迁移沟道上方以及第一端部和第二端部之间形成。本发明提供具有高迁移率和应变沟道的FinFET。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
