-
公开(公告)号：CN119967893A
公开(公告)日：2025-05-09
申请号：CN202411593186.6
申请日：2024-11-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例提供了半导体器件结构及其形成方法。用于形成半导体器件结构的方法包括在衬底上方形成鳍结构。鳍结构具有基底层，并且鳍结构具有以交替方式布置在所述基底层上方的多个牺牲层和多个半导体层。该方法还包括部分地去除鳍结构以形成暴露半导体层、牺牲层和基底层的侧表面的开口。该方法还包括部分或完全去除基底层以形成凹陷，在凹陷中形成保护结构，以及形成填充开口的外延结构。此外，该方法包括从衬底的背侧表面部分地去除衬底，以形成暴露保护结构并朝向外延结构延伸的接触开口。该方法包括在接触开口中形成背侧导电接触件。
-
公开(公告)号：CN113113405A
公开(公告)日：2021-07-13
申请号：CN202110143603.7
申请日：2021-02-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开实施例提供一种半导体装置。半导体装置包括源极结构与漏极结构位于基板上。半导体装置还包括源极通孔电性耦接至源极结构；以及漏极通孔电性耦接至漏极结构。源极通孔具有第一尺寸，漏极通孔具有第二尺寸，且第一尺寸大于第二尺寸。半导体装置亦可包含电性耦接至源极通孔的第一金属线路，以及电性耦接至漏极通孔的第二金属线路。源极通孔的第一尺寸符合第一金属线路的尺寸，而漏极通孔的第二尺寸符合第二金属线路的尺寸。第一金属线路可鄙第二金属线路宽。
-
公开(公告)号：CN107026195B
公开(公告)日：2020-10-16
申请号：CN201710061464.7
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/45 , H01L21/285 , H01L29/78 , H01L21/336
Abstract: 提供一种半导体装置与其形成方法。半导体装置的形成方法中，第一接点孔形成于源极/漏极区或栅极上的一或多个介电层中。粘着层形成于第一接点孔中。第一金属层形成于第一接点孔中的粘着层上。硅化物层形成于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。
-
公开(公告)号：CN111223842A
公开(公告)日：2020-06-02
申请号：CN201911175431.0
申请日：2019-11-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/535 , H01L23/48 , H01L21/768
Abstract: 一种半导体装置及其制造方法，其中半导体装置的制造方法包括形成第一导电部件于介电层内。选择性地回蚀第一导电部件。形成蚀刻停止层于第一导电部件和介电层上，蚀刻停止层在第一导电部件上的高度与在介电层上的高度不同。图案化蚀刻停止层以暴露出第一导电部件的顶表面。横向蚀刻蚀刻停止层。在第一导电部件上沉积导电材料以形成第二导电部件。
-
公开(公告)号：CN103199062B
公开(公告)日：2015-11-25
申请号：CN201210133069.2
申请日：2012-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/02
CPC classification number: H01L21/02 , H01L21/20 , H01L27/0629 , H01L28/20
Abstract: 提供了制造半导体器件的方法，该半导体器件包括金属栅极晶体管和电阻器。一种方法包括：提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；以及用掺杂剂注入电阻器。该方法还包括：湿法蚀刻伪栅极以去除伪栅极；以及然后在晶体管器件区上方形成金属栅极从而替换伪栅极。本发明提供了采用伪栅极去除的集成电路电阻器制造。
-
Patent Agency Ranking
公开(公告)号：CN102779743B
公开(公告)日：2015-09-16
申请号：CN201110337456.3
申请日：2011-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238
CPC classification number: H01L29/66545 , H01L21/28185 , H01L21/28202 , H01L21/823842 , H01L21/823857 , H01L29/165 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/6659 , H01L29/66636 , H01L29/7833
Abstract: 本发明公开了集成电路器件和制造集成电路器件的方法。该集成电路器件包括核心器件和输入/输出电路。核心器件和输入/输出电路中的每个都包括PMOS结构和NMOS结构。每个PMOS都包括位于高-k介电层上方的p-型金属功函数层，且每个NMOS结构都包括位于高-k介电层上方的n-型金属功函数层。在输入/输出电路中，在高-k介电层的下方存在有氧化层。本发明还提供了一种集成半导体结构的制造方法。
-
公开(公告)号：CN103199062A
公开(公告)日：2013-07-10
申请号：CN201210133069.2
申请日：2012-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/02
CPC classification number: H01L21/02 , H01L21/20 , H01L27/0629 , H01L28/20
Abstract: 提供了制造半导体器件的方法，该半导体器件包括金属栅极晶体管和电阻器。一种方法包括：提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；以及用掺杂剂注入电阻器。该方法还包括：湿法蚀刻伪栅极以去除伪栅极；以及然后在晶体管器件区上方形成金属栅极从而替换伪栅极。本发明提供了采用伪栅极去除的集成电路电阻器制造。
-
公开(公告)号：CN111081757A
公开(公告)日：2020-04-28
申请号：CN201911007181.X
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/772 , H01L21/335
Abstract: 本申请涉及一种半导体装置与其制作方法。源极/漏极区位于基板中。栅极结构位于基板上。栅极间隔物位于栅极结构的侧壁上。栅极间隔物与栅极结构具有实质上类似的高度。通孔位于源极/漏极区或栅极结构上，并电性连接至源极/漏极区或栅极结构。遮罩层位于栅极间隔物上。遮罩层的介电常数大于栅极间隔物的介电常数。遮罩层的第一侧与通孔相邻。介电层位于遮罩层的第二侧上，其中遮罩层位于介电层与通孔之间。
-
公开(公告)号：CN107026195A
公开(公告)日：2017-08-08
申请号：CN201710061464.7
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/45 , H01L21/285 , H01L29/78 , H01L21/336
Abstract: 提供一种半导体装置与其形成方法。半导体装置的形成方法中，第一接点孔形成于源极/漏极区或栅极上的一或多个介电层中。粘着层形成于第一接点孔中。第一金属层形成于第一接点孔中的粘着层上。硅化物层形成于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。
-
公开(公告)号：CN101320693A
公开(公告)日：2008-12-10
申请号：CN200810097771.1
申请日：2008-05-27
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈志辉
IPC: H01L21/336 , H01L21/28
CPC classification number: H01L29/7843 , H01L21/26506 , H01L21/823807 , H01L29/4933 , H01L29/665 , H01L29/78
Abstract: 一种半导体元件的制造方法，其利用氮化层叠设于氧化层上的复合电介质层在进行退火步骤时作为双重功能的应变记忆技术膜，而残留局部完整的复合电介质层还经图案化以在后续的金属硅化步骤时作为光刻胶防护氧化膜。因此就不需分别形成及移除两个的电介质材料层。氮化层保护氧化层以在金属硅化处理前的前非晶硅化注入步骤时减轻氧化层的氧化伤害，以避免在后续氟化氢湿蚀刻步骤时发生氧化攻击，同时避免在金属硅化步骤中通过被攻击的氧化层引起硅化镍金属尖峰的现象。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.035 seconds)
