-
公开(公告)号：CN115424982A
公开(公告)日：2022-12-02
申请号：CN202210781059.3
申请日：2022-07-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 方法包括在衬底上方形成栅极结构；邻近栅极结构形成源极/漏极区域；在源极/漏极区域上方形成第一层间电介质(ILD)；形成延伸穿过第一ILD的接触插塞，该接触插塞电接触源极/漏极区域；在接触插塞上形成硅化物层；形成在第一ILD和硅化物层上方延伸的第二ILD；蚀刻延伸穿过第二ILD和硅化物层的开口以暴露接触插塞，其中，硅化物层在开口的蚀刻期间用作蚀刻停止；以及在开口中形成电接触该接触插塞的导电部件。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115207217A
公开(公告)日：2022-10-18
申请号：CN202210145057.5
申请日：2022-02-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及半导体结构、电子装置及半导体结构的制造方法。半导体结构包含第一金属‑电介质‑金属层、第一电介质层、第一导电层、第二导电层及第二电介质层。第一金属‑电介质‑金属层包含多个第一指状物、多个第二指状物及第一电介质材料。第一指状物电连接到第一电压。第二指状物电连接到不同于第一电压的第二电压，且第一指状物及第二指状物平行且交错地布置。第一电介质材料在第一指状物与第二指状物之间。第一电介质层在第一金属‑电介质‑金属层上方。第一导电层在第一电介质层上方。第二导电层在第一导电层上方。第二电介质层在第一导电层与第二导电层之间。
-
Patent Agency Ranking
公开(公告)号：CN107026195B
公开(公告)日：2020-10-16
申请号：CN201710061464.7
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/45 , H01L21/285 , H01L29/78 , H01L21/336
Abstract: 提供一种半导体装置与其形成方法。半导体装置的形成方法中，第一接点孔形成于源极/漏极区或栅极上的一或多个介电层中。粘着层形成于第一接点孔中。第一金属层形成于第一接点孔中的粘着层上。硅化物层形成于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。
-
公开(公告)号：CN111129000B
公开(公告)日：2022-11-29
申请号：CN201911052409.7
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , G06F30/392
Abstract: 操作IC制造系统的方法包括：基于所述单元的时序关键路径，确定单元的n型有源区域还是单元的p型有源区域是第一有源区域，在单元的IC布局图中沿单元高度方向定位第一有源区域，第一有源区域具有在垂直于单元高度方向的方向上延伸的第一总数量的鳍。该方法还包括沿单元高度方向在单元中定位第二有源区域，第二有源区域是与第一有源区域的n型或p型相反的n型或p型，并且具有小于第一的总数量的鳍的第二总数量的鳍，并且在该方向上延伸，并且将所述单元的IC布局图存储在单元库中。本发明的实施例还涉及IC结构和IC布局图生成系统。
-
公开(公告)号：CN111128890A
公开(公告)日：2020-05-08
申请号：CN201910816297.1
申请日：2019-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/336 , H01L27/092
Abstract: 本发明实施例涉及金属栅极形成方法及其形成结构。本揭露提供一种形成半导体结构的方法，其包括：提供衬底；在所述衬底中形成第一对源极/漏极区；在所述衬底上方放置层间介电质层，所述层间介电质层具有介于所述第一对源极/漏极区之间的第一沟槽；在所述第一沟槽中沉积介电质层；在所述介电质层上方沉积障壁层；从所述第一沟槽移除所述障壁层以曝光所述介电质层；在所述第一沟槽中的所述介电质层上方沉积功函数层；及在所述第一沟槽中的所述功函数层上方沉积导电层。
-
公开(公告)号：CN107026195A
公开(公告)日：2017-08-08
申请号：CN201710061464.7
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/45 , H01L21/285 , H01L29/78 , H01L21/336
Abstract: 提供一种半导体装置与其形成方法。半导体装置的形成方法中，第一接点孔形成于源极/漏极区或栅极上的一或多个介电层中。粘着层形成于第一接点孔中。第一金属层形成于第一接点孔中的粘着层上。硅化物层形成于第一金属层的上表面上。硅化物层包含的金属元素与第一金属层相同。
-
公开(公告)号：CN111129000A
公开(公告)日：2020-05-08
申请号：CN201911052409.7
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , G06F30/392
Abstract: 操作IC制造系统的方法包括：基于所述单元的时序关键路径，确定单元的n型有源区域还是单元的p型有源区域是第一有源区域，在单元的IC布局图中沿单元高度方向定位第一有源区域，第一有源区域具有在垂直于单元高度方向的方向上延伸的第一总数量的鳍。该方法还包括沿单元高度方向在单元中定位第二有源区域，第二有源区域是与第一有源区域的n型或p型相反的n型或p型，并且具有小于第一的总数量的鳍的第二总数量的鳍，并且在该方向上延伸，并且将所述单元的IC布局图存储在单元库中。本发明的实施例还涉及IC结构和IC布局图生成系统。
-
-
-
-
-
-
Search Results
7
records
(took 0.038 seconds)
