公开(公告)号：CN105304632A

公开(公告)日：2016-02-03

申请号：CN201510288803.6

申请日：2015-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 光心君 ,  余宗兴 ,  许义明 ,  李俊毅 ,  刘佳雯

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7848 ,  H01L21/30604 ,  H01L21/30608 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834 ,  H01L27/092 ,  H01L21/8238

Abstract: 本发明的一些实施例提供了一种半导体结构，包括衬底和再生长区域。衬底由具有第一晶格常数的第一材料制成，并且再生长区域由第一材料和第二材料制成，具有不同于第一晶格常数的晶格常数。再生长区域部分地位于衬底中。再生长区域具有从衬底的表面处到再生长区域的最宽处的顶点处垂直测量的“尖端深度”，并且尖端深度小于10nm。再生长区域还包括基本由第一材料制成的顶层，并且所述顶层基本具有第一晶格常数。本发明还提供了一种用于制造半导体结构的方法。

公开(公告)号：CN105280691A

公开(公告)日：2016-01-27

申请号：CN201510104089.0

申请日：2015-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 光心君 ,  余宗兴 ,  许义明 ,  李俊毅

IPC: H01L29/49 ,  H01L21/28

CPC classification number: H01L29/4983 ,  H01L21/28088

Abstract: 本发明提供了一种半导体结构，该半导体结构包括：设置在衬底上方的栅极结构，其中，栅极结构包括：高k介电层和功函结构。高k介电层包括基部和侧部，侧部从基部的端部延伸，侧部基本上垂直于基部。功函结构包括：设置在高k介电层上方的第一金属；和设置在第一金属上方并且包括底部和从底部的端部延伸的侧壁部分的第二金属，其中，第一金属包括与第二金属不同的材料，并且侧壁部分和底部之间的界面的长度与位于高k介电层内的底部的长度呈预定比率。本发明涉及金属栅极结构及其制造方法。

公开(公告)号：CN104979399A

公开(公告)日：2015-10-14

申请号：CN201410723299.3

申请日：2014-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余宗兴 ,  黄士轩 ,  许义明 ,  后藤贤一

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7847 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/26593 ,  H01L29/0603 ,  H01L29/1083 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/24 ,  H01L29/41766 ,  H01L29/42364 ,  H01L29/66477 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明涉及一种具有包括被配置为向外延沟道区提供应力的错位应力记忆(DSM)区的外延源极和漏极区的晶体管器件，及其形成方法。晶体管器件具有设置在半导体衬底上方的外延堆叠件以及设置在外延堆叠件上方的栅极结构。沟道区延伸至位于栅极结构的相对侧的外延源极和漏极区之间的栅极结构的下方。第一和第二错位应力记忆(DSM)区具有在沟道区内产生应力的应力晶格。第一和第二DSM区分别从外延源极区的下方和从外延漏极区的下方延伸至外延源极区内的第一位置和外延漏极区内的第二位置。使用第一和第二SDM区加应力于沟道区提高了器件性能。

公开(公告)号：CN102468240B

公开(公告)日：2016-01-20

申请号：CN201110243091.8

申请日：2011-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志强 ,  许义明 ,  余宗兴 ,  程冠伦 ,  曹志彬 ,  陈文园 ,  郑存甫 ,  王志庆

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823468 ,  H01L29/66492 ,  H01L29/66545 ,  H01L29/66575

Abstract: 一种形成集成电路的方法，包括形成多个沿着第一方向纵向地排布在衬底上方的栅极结构。对衬底实施多个角度离子注入。每个角度离子注入具有各自的关于第二方向的注入角度。第二方向基本上与衬底的表面平行并且基本上与第一方向垂直。每个所述注入角度都基本上大于0°。

公开(公告)号：CN103094343A

公开(公告)日：2013-05-08

申请号：CN201210026680.5

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  吴伟豪 ,  余宗兴 ,  刘佳雯 ,  沈泽民 ,  后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/26586 ,  H01L21/76232 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833

Abstract: 在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

公开(公告)号：CN115663027A

公开(公告)日：2023-01-31

申请号：CN202211328517.4

申请日：2014-07-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  余宗兴 ,  徐烨 ,  刘佳雯 ,  卡洛斯·H.·迪亚兹

IPC: H01L29/78

Abstract: 本文公开了一种半导体器件，包括：包括第一导电类型的第一类型区和包括第二导电类型的第二类型区。半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。半导体器件包括围绕至少一部分沟道区的栅电极。栅电极的第一栅极边缘与第一类型区的第一类型区边缘间隔开第一距离，并且栅电极的第二栅极边缘与第二类型区的第二类型区边缘间隔开第二距离。第一距离小于第二距离。本发明包括非对称半导体器件。

公开(公告)号：CN105280704B

公开(公告)日：2019-07-16

申请号：CN201510093212.3

申请日：2015-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 光心君 ,  王薏涵 ,  余宗兴 ,  许义明

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/66636 ,  H01L29/165 ,  H01L29/7848

Abstract: 本发明提供了一种半导体器件，包括：栅极结构，位于衬底上；以及凸起的源极/漏极区，邻近栅极结构。界面位于栅极结构和衬底之间。凸起的源极/漏极区包括：应力源层，向栅极结构下面的沟道提供应变；以及硅化物层，位于应力源层中。硅化物层从凸起的源极/漏极区的顶面延伸并且终止于界面下方的预定深度处。预定深度允许应力源层保持沟道的应变。本发明还涉及制造半导体器件的方法。

公开(公告)号：CN103094343B

公开(公告)日：2016-12-14

申请号：CN201210026680.5

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  吴伟豪 ,  余宗兴 ,  刘佳雯 ,  沈泽民 ,  后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/26586 ,  H01L21/76232 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833

Abstract: 在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

公开(公告)号：CN106024629A

公开(公告)日：2016-10-12

申请号：CN201610188811.8

申请日：2016-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余宗兴 ,  刘佳雯 ,  后藤贤一

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/78 ,  H01L29/36

CPC classification number: H01L29/66477 ,  H01L21/26586 ,  H01L29/36 ,  H01L29/78

Abstract: 本发明提供了晶体管以及用于形成晶体管的方法。该方法包括：在晶体管沟道区域中执行至少一个注入操作，然后在引入进一步的掺杂杂质之前在注入区域上方形成碳化硅/硅复合膜。具有小倾斜角度的晕环注入操作用于在晶体管沟道的边缘处形成高掺杂浓度的区域以缓解短沟道效应。晶体管结构在与栅极介电质的衬底界面处包括降低的掺杂杂质浓度并且在表面下方大约10nm至50nm具有峰值浓度。掺杂分布在晶体管沟道的相对端处具有高掺杂杂质浓度区域。

公开(公告)号：CN105280641A

公开(公告)日：2016-01-27

申请号：CN201410436389.4

申请日：2014-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 光心君 ,  余宗兴 ,  许义明

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提供了一种IC器件的诸多不同实施例。IC器件包括设置在衬底的表面上方的栅叠件和沿着栅叠件的侧壁设置的间隔件。间隔件具有面向衬底的表面同时朝向栅叠件形成锥形的锥形边缘。因此，锥形边缘相对于衬底的表面呈一角度。本发明还提供了一种制造半导体集成电路(IC)器件的方法。