-
公开(公告)号：CN113764351B
公开(公告)日：2024-04-12
申请号：CN202110625374.2
申请日：2021-06-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及半导体器件和制造方法。根据一些实施例，通过穿过第一电介质层和第二电介质层暴露源极/漏极区域，来形成源极/漏极接触件。使第二电介质层在第一电介质层之下凹陷，并且在源极/漏极区域上形成硅化物区域，其中硅化物区域具有扩展的宽度。
-
公开(公告)号：CN111129144B
公开(公告)日：2023-05-23
申请号：CN201910491908.X
申请日：2019-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开涉及栅极间隔件结构及其形成方法。提供了一种半导体器件及其形成方法。该方法包括在有源区域上方形成牺牲栅极结构。沿着牺牲栅极结构的侧壁和顶表面形成第一间隔层。在第一间隔层上方形成第一保护层。在第一保护层上方形成第二间隔层。在第二间隔层上方形成第三间隔层。用替换栅极结构替换牺牲栅极结构。移除第二间隔层以在第一保护层和第三间隔层之间形成气隙。
-
公开(公告)号：CN110610863B
公开(公告)日：2022-11-18
申请号：CN201910234384.6
申请日：2019-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/36
Abstract: 本发明实施例涉及半导体装置与其形成方法。在一实施例中，装置包括鳍状物于基板上，且鳍状物具有靠近基板的硅部分与远离基板的硅锗部分；栅极堆叠，位于鳍状物的通道区上；源极/漏极区，与栅极堆叠相邻；第一掺杂区，位于鳍状物的硅锗部分中，第一掺杂区位于通道区与源极/漏极区之间，且第一掺杂区具有一致的掺质浓度；以及第二掺杂区，位于鳍状物的硅锗部分中，第二掺杂区位于源极/漏极区下，而第二掺杂区具有梯度的掺质浓度，且掺质浓度随着自鳍状物顶部朝鳍状物底部延伸的方向增加。
-
公开(公告)号：CN113764351A
公开(公告)日：2021-12-07
申请号：CN202110625374.2
申请日：2021-06-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及半导体器件和制造方法。根据一些实施例，通过穿过第一电介质层和第二电介质层暴露源极/漏极区域，来形成源极/漏极接触件。使第二电介质层在第一电介质层之下凹陷，并且在源极/漏极区域上形成硅化物区域，其中硅化物区域具有扩展的宽度。
-
公开(公告)号：CN108122776B
公开(公告)日：2022-02-11
申请号：CN201710968319.7
申请日：2017-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L21/8238 , H01L27/092
Abstract: 本发明提供了一种FinFET器件及形成FinFET器件的方法。该方法包括在鳍上方且沿着鳍的侧壁沉积伪栅极，该鳍从半导体衬底向上延伸，沿着伪栅极的侧壁形成第一栅极间隔件，以及用碳等离子体掺杂第一栅极间隔件以形成碳掺杂的栅极间隔件。该方法还包括形成与鳍的沟道区相邻的源极/漏极区，并且将碳从碳掺杂的栅极间隔件扩散到鳍的第一区域中以提供第一碳掺杂区。第一碳掺杂区设置在源极/漏极区的至少部分和鳍的沟道区之间。
-
Patent Agency Ranking
公开(公告)号：CN111129144A
公开(公告)日：2020-05-08
申请号：CN201910491908.X
申请日：2019-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开涉及栅极间隔件结构及其形成方法。提供了一种半导体器件及其形成方法。该方法包括在有源区域上方形成牺牲栅极结构。沿着牺牲栅极结构的侧壁和顶表面形成第一间隔层。在第一间隔层上方形成第一保护层。在第一保护层上方形成第二间隔层。在第二间隔层上方形成第三间隔层。用替换栅极结构替换牺牲栅极结构。移除第二间隔层以在第一保护层和第三间隔层之间形成气隙。
-
公开(公告)号：CN110610863A
公开(公告)日：2019-12-24
申请号：CN201910234384.6
申请日：2019-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/36
Abstract: 本发明实施例涉及半导体装置与其形成方法。在一实施例中，装置包括鳍状物于基板上，且鳍状物具有靠近基板的硅部分与远离基板的硅锗部分；栅极堆叠，位于鳍状物的通道区上；源极/漏极区，与栅极堆叠相邻；第一掺杂区，位于鳍状物的硅锗部分中，第一掺杂区位于通道区与源极/漏极区之间，且第一掺杂区具有一致的掺质浓度；以及第二掺杂区，位于鳍状物的硅锗部分中，第二掺杂区位于源极/漏极区下，而第二掺杂区具有梯度的掺质浓度，且掺质浓度随着自鳍状物顶部朝鳍状物底部延伸的方向增加。
-
公开(公告)号：CN108122776A
公开(公告)日：2018-06-05
申请号：CN201710968319.7
申请日：2017-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L21/8238 , H01L27/092
CPC classification number: H01L29/66803 , H01L21/2254 , H01L21/324 , H01L29/0847 , H01L29/66492 , H01L29/66545 , H01L29/66636 , H01L29/7833 , H01L29/7851
Abstract: 本发明提供了一种FinFET器件及形成FinFET器件的方法。该方法包括在鳍上方且沿着鳍的侧壁沉积伪栅极，该鳍从半导体衬底向上延伸，沿着伪栅极的侧壁形成第一栅极间隔件，以及用碳等离子体掺杂第一栅极间隔件以形成碳掺杂的栅极间隔件。该方法还包括形成与鳍的沟道区相邻的源极/漏极区，并且将碳从碳掺杂的栅极间隔件扩散到鳍的第一区域中以提供第一碳掺杂区。第一碳掺杂区设置在源极/漏极区的至少部分和鳍的沟道区之间。
-
公开(公告)号：CN108074981B
公开(公告)日：2022-11-18
申请号：CN201710212206.4
申请日：2017-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开实施例公开半导体装置。装置包含半导体鳍状物。栅极堆叠位于半导体鳍状物上。栅极堆叠包含栅极介电物于半导体鳍状物上，以及栅极位于栅极介电物上。栅极与栅极介电物的上表面彼此齐平。第一层间介电物与半导体鳍状物上的栅极堆叠相邻。第一层间介电物施加压缩应力至栅极堆叠上。
-
公开(公告)号：CN114975087A
公开(公告)日：2022-08-30
申请号：CN202210066302.3
申请日：2022-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L29/423
Abstract: 提供一种形成半导体元件的方法。提供形成半导体元件的方法。方法包含在目标层之上涂覆光阻膜；进行微影制程以将光阻膜图案化成光阻层；对光阻层进行方向性离子轰击制程，使得光阻层中的碳原子浓度增加；使用光阻层为刻蚀遮罩，刻蚀目标层。透过此方法可以减少图案角落变圆的现象，使得修改后的光阻图案具有更为锐利的角落。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.033 seconds)
