-
公开(公告)号：CN113178447B
公开(公告)日：2024-12-27
申请号：CN202110327711.X
申请日：2021-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 在实施例中，器件包括：包括金属化图案的第一互连结构；包括电源轨的第二互连结构；位于该第一互连结构和该第二互连结构之间的器件层，器件层包括第一晶体管，第一晶体管包括外延源极/漏极区；以及延伸穿过器件层的导电通孔，该导电通孔将电源轨连接到金属化图案，且该导电通孔接触外延源极/漏极区。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113206062B
公开(公告)日：2024-10-18
申请号：CN202110203188.X
申请日：2021-02-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L29/423 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 一种半导体装置与制造半导体装置的方法，半导体装置包含栅极结构、源极/漏极磊晶结构、前侧互连结构、背侧通孔件、隔离材料及侧壁间隔物。源极/漏极磊晶结构在栅极结构的一侧上。前侧互连结构在源极/漏极磊晶结构的前侧上。背侧通孔件连接至源极/漏极磊晶结构的背侧。隔离材料在背侧通孔件的一侧上且接触栅极结构。侧壁间隔物在背侧通孔件与隔离材料之间。隔离材料的高度大于侧壁间隔物的高度。
-
公开(公告)号：CN113675197B
公开(公告)日：2024-05-03
申请号：CN202110859420.5
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 根据本发明的半导体器件包括第一沟道层的堆叠件以及分别与第一沟道层的至少部分的相对侧相邻的第一源极/漏极(S/D)外延部件和第二源极/漏极外延部件。第一源极/漏极外延部件和第二源极/漏极外延部件具有第一导电类型。半导体器件也包括堆叠在第一沟道层上方的第二沟道层的堆叠件以及分别与第二沟道层的至少部分的相对侧相邻的第三源极/漏极(S/D)外延部件和第四源极/漏极外延部件。第三源极/漏极外延部件和第四源极/漏极外延部件具有第二导电类型。第一沟道层的总有源沟道层数量与第二沟道层的总有源沟道层数量不同。本发明的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN113745222A
公开(公告)日：2021-12-03
申请号：CN202110932053.7
申请日：2021-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本文公开了多栅极器件及其制造方法。示例性多栅极器件包括设置在第一区域中的第一FET；以及设置在衬底的第二区域中的第二FET。第一FET包括设置在衬底上方的第一沟道层，以及设置在第一沟道层上并且延伸以包裹第一沟道层的每个的第一栅极堆叠件。第二FET包括设置在衬底上方的第二沟道层，以及设置在第二沟道层上并且延伸以包裹第二沟道层的每个的第二栅极堆叠件。第一沟道层的数量大于第二沟道层的数量。第一沟道层的最底部一个位于第二沟道层的最底部一个下方。
-
公开(公告)号：CN113299650A
公开(公告)日：2021-08-24
申请号：CN202110315835.6
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 公开了在半导体器件的背侧上形成的互连结构中形成去耦电容器的方法以及包含该去耦电容器的半导体器件。在实施例中，器件包括：包括第一晶体管的器件层；位于该器件层的前侧上的第一互连结构；位于该器件层的背侧上的第二互连结构，第二互连结构包括位于该器件层的背侧上的第一介电层；穿过第一介电层延伸到第一晶体管的源极/漏极区的接触件；第一导电层，第一导电层包括经由该接触件电连接到第一晶体管的源极/漏极区的第一导电线；以及与第一导电线相邻的第二介电层，第二介电层包括k值大于7.0的材料，第一去耦电容器包括第一导电线和第二介电层。本申请的实施例还涉及半导体器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113178486A
公开(公告)日：2021-07-27
申请号：CN202011629012.2
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L29/06 , H01L21/336
Abstract: 根据本发明实施例的半导体器件包括：抗穿通(APT)区，位于衬底上方；多个沟道构件，位于抗穿通区上方；栅极结构，围绕多个沟道构件中的每一者；源极/漏极部件，邻近栅极结构；以及扩散延迟层。源极/漏极部件通过扩散延迟层与抗穿通区间隔开。源极/漏极部件通过扩散延迟层与多个沟道构件中的每一者间隔开。扩散延迟层是半导体材料。根据本申请的其他实施例，还提供了形成半导体器件的方法。
-
公开(公告)号：CN113178447A
公开(公告)日：2021-07-27
申请号：CN202110327711.X
申请日：2021-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L23/528 , H01L23/48 , H01L21/8238 , H01L21/768 , H01L29/06 , B82Y10/00 , B82Y40/00
Abstract: 在实施例中，器件包括：包括金属化图案的第一互连结构；包括电源轨的第二互连结构；位于该第一互连结构和该第二互连结构之间的器件层，器件层包括第一晶体管，第一晶体管包括外延源极/漏极区；以及延伸穿过器件层的导电通孔，该导电通孔将电源轨连接到金属化图案，且该导电通孔接触外延源极/漏极区。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN100477131C
公开(公告)日：2009-04-08
申请号：CN200610093806.5
申请日：2006-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7848 , H01L21/26506 , H01L29/165 , H01L29/6656 , H01L29/66628 , H01L29/66636
Abstract: 一种形成半导体装置的方法，包括以下步骤：在一基板上形成一栅极；在该栅极对应侧的基板内形成多个凹口；在该基板的所述凹口内形成一扩散阻障层；在所述凹口内通过外延生长形成一硅层；以及在该硅层上沉积一半导体合金以形成源极/漏极区。本发明提供了具有设置在源极/漏极区内的半导体合金，并可降低或避免掺杂物质扩散进入沟道区的情况发生。
-
公开(公告)号：CN1979892A
公开(公告)日：2007-06-13
申请号：CN200510124395.7
申请日：2005-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种具有体接触窗的鳍状场效晶体管及其制造方法，该场效晶体管包括鳍状通道、源极、汲极、体接触窗、闸介电层与闸极。源极与汲极与鳍状通道的两端相接，体接触窗位于鳍状通道的一侧并藉由导线与其相接。闸介电层覆在鳍状通道的表面，而闸极位于鳍状通道的另一侧，并跨越其上。该场效晶体管的制造方法包括：形成绝缘层与半导体层，图案化半导体层以形成T形通道，同时形成源极、汲极与体接触窗分别于T形通道的三个端点上，源极与汲极位于T形通道的横向通道的相对两端点上。形成闸介电层于T形通道、源极、汲极与体接触窗上，形成导电层。图案化导电层以形成闸极跨越于T形通道的横向通道上，闸极与体接触窗分别位于T形通道的横向通道的两侧。
-
公开(公告)号：CN1670927A
公开(公告)日：2005-09-21
申请号：CN200410030050.0
申请日：2004-03-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/786
Abstract: 本发明提供一种具有金属氧化物半导体场效应电晶体及其制造方法。先于基底的主动区中形成沟渠，接着形成多个第一绝缘间隙壁于沟渠的侧壁及其外缘，再形成闸介电层于暴露出的基底上。然后，在沟渠上形成栅极，再进行离子布植，以在第一绝缘间隙壁下方与栅极外侧的基底中形成源极/漏极。接着，在基底上形成绝缘层，再以非等向性蚀刻法蚀刻此绝缘层，以在栅极的侧壁上形成多个第二绝缘间隙壁，并暴露出栅极外侧的基底的表面。最后，形成硅化金属层于暴露出的栅极与基底的上表面。
-
-
-
-
-
-
-
-
-
Search Results
99
records
(took 0.041 seconds)
