公开(公告)号：CN106941096B

公开(公告)日：2019-11-01

申请号：CN201710171110.8

申请日：2012-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李达元 ,  许光源

IPC: H01L21/8238 ,  H01L29/49 ,  H01L29/51 ,  H01L21/336

Abstract: 本发明提供了一种方法，该方法包括提供衬底，在该衬底上具有第一开口和第二开口。在第一开口中形成阻挡层。在第二开口中形成第二金属栅电极，而阻挡层位于第一开口中。然后，从第一开口中去除阻挡层，并形成第一金属栅电极。在实施例中，这样提供了具有第二栅电极的器件，第二栅电极包括第二功函数层而不包括第一功函数层，并且第一栅电极包括第一功函数层而不包括第二功函数层。本发明还提供了一种具有金属栅电极的半导体器件及其制造方法。

公开(公告)号：CN102738221B

公开(公告)日：2015-07-15

申请号：CN201110243168.1

申请日：2011-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李威养 ,  于雄飞 ,  李达元 ,  许光源

IPC: H01L29/423 ,  H01L27/092 ,  H01L21/28 ,  H01L21/8238

CPC classification number: H01L29/66477 ,  H01L21/28185 ,  H01L21/823857 ,  H01L29/42368 ,  H01L29/513 ,  H01L29/66545

Abstract: 本发明涉及集成电路制造，更具体地来说，涉及带有栅极介电层的半导体器件。一种半导体器件的示例性结构包括：衬底，具有第一有源区域；第一栅极结构，位于第一有源区域上方，其中，第一栅极结构包括第一界面层，具有凸形顶面；第一高-k电介质，位于第一界面层上方；以及第一栅电极，位于第一高-k电介质上方。

公开(公告)号：CN104611683A

公开(公告)日：2015-05-13

申请号：CN201410047902.0

申请日：2014-02-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  黄建国 ,  黄泰钧 ,  许光源 ,  李资良

IPC: C23C16/455

CPC classification number: C23C16/4402 ,  C23C16/4412 ,  C23C16/45525 ,  C23C16/45593 ,  C23C16/52

Abstract: 本发明提供了为原子层沉积（ALD）工艺供应前体材料的系统和方法。气体供给部将一种或多种前体材料提供给沉积室。沉积室通过输入管线接收一种或多种前体材料。气体循环系统连接至沉积室的输出管线。气体循环系统包括气体成分检测系统，该气体成分检测系统被配置为产生表示通过输出管线离开沉积室的气体的成分的输出信号。气体循环系统也包括循环管线，该循环管线被配置为将离开沉积室的气体传输至输入管线。控制器连接至气体供给部。该控制器基于气体成分检测系统的输出信号控制气体供给部的一种或多种前体材料的供给。

公开(公告)号：CN102148252A

公开(公告)日：2011-08-10

申请号：CN201110006025.9

申请日：2011-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建豪 ,  李达元 ,  许光源

IPC: H01L29/78 ,  H01L29/51 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L21/28194 ,  H01L21/02148 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/0228 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665

Abstract: 本发明提供一种装置和半导体元件的制作方法，该装置包括一半导体元件，半导体元件包括一基底。半导体元件也包括一具有第一材料和位于基底上方的第一栅极介电层，第一栅极介电层具有小于第一临界厚度的第一厚度，其中第一临界厚度是部分第一栅极介电层的第一材料会开始结晶化的厚度。半导体元件也包括一具有第二材料和位于第一栅极介电层上方的第二栅极介电层，第二栅极介电层具有小于第二临界厚度的第二厚度，其中第二临界厚度是部分第二栅极介电层的第二材料会开始结晶化的厚度，其中第二材料不同于第一材料。本发明可达成高的结晶温度，而不会增加全体的厚度，且不需要进行掺杂。

公开(公告)号：CN102142367A

公开(公告)日：2011-08-03

申请号：CN201010192827.9

申请日：2010-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡方文 ,  黄靖宇 ,  林舜武 ,  陈立勋 ,  许光源

IPC: H01L21/28 ,  H01L21/8238 ,  G03F7/00

CPC classification number: G03F7/20 ,  H01L21/28

Abstract: 本发明提供集成电路的制造方法，在一实施例中，此方法包括提供基底，于基底之上形成硬掩模层，于硬掩模层之上形成图案化光致抗蚀剂层，使得部分的硬掩模层暴露出来，以干蚀刻工艺移除暴露出来的硬掩模层，使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层，以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比，或不需要使用含氟的湿蚀刻溶液，即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏，避免层间介电层的介电常数降低，和避免层间介电层损失。

公开(公告)号：CN107863323B

公开(公告)日：2021-11-23

申请号：CN201710176727.9

申请日：2017-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯忠廷 ,  许光源

IPC: H01L21/8234

Abstract: 一种半导体装置的形成方法，包括蚀刻一介电层以形成一开口，经由上述开口使晶体管的组件暴露。形成一间隔层，其包括水平部分位于开口底部及垂直部分于开口中。此垂直部分位于介电层的侧壁。对上述间隔层进行一各向同性蚀刻以移除其水平部分，且其垂直部分于各向同性蚀刻之后仍残留。此残留的垂直部分形成一接触插塞间隔物。一导电材料被填充至上述开口以形成一接触插塞。

公开(公告)号：CN107863323A

公开(公告)日：2018-03-30

申请号：CN201710176727.9

申请日：2017-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯忠廷 ,  许光源

IPC: H01L21/8234

CPC classification number: H01L21/76897 ,  H01L21/0228 ,  H01L21/0337 ,  H01L21/31111 ,  H01L21/76802 ,  H01L21/76825 ,  H01L21/76831 ,  H01L29/6656 ,  H01L21/823481

Abstract: 一种半导体装置的形成方法，包括蚀刻一介电层以形成一开口，经由上述开口使晶体管的组件暴露。形成一间隔层，其包括水平部分位于开口底部及垂直部分于开口中。此垂直部分位于介电层的侧壁。对上述间隔层进行一各向同性蚀刻以移除其水平部分，且其垂直部分于各向同性蚀刻之后仍残留。此残留的垂直部分形成一接触插塞间隔物。一导电材料被填充至上述开口以形成一接触插塞。

公开(公告)号：CN102386082B

公开(公告)日：2013-11-27

申请号：CN201110187893.1

申请日：2011-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李达元 ,  许光源 ,  叶明熙 ,  黄益成 ,  徐帆毅 ,  欧阳晖 ,  黄明杰 ,  廖士贤

IPC: H01L21/28 ,  H01L21/283 ,  H01L29/423

CPC classification number: H01L29/66545 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/6656

Abstract: 本发明提供半导体元件的形成方法，首先形成开口于基板上，开口在靠近基板表面的部分具有第一宽度，在远离基板表面的部分具有第二宽度，且第二宽度大于第一宽度。接着将导电材料填入开口中以形成金属栅极。至此形成的半导体元件，其金属栅极结构具有不同的第一宽度与第二宽度。本发明的金属栅极形成于具有修饰形状的开口中，使得金属可更适当地填入开口中。由于开口和/或最终的栅极结构具有修饰后的形状，因此有可降低开口的深宽比、增加阶梯覆盖率、降低金属填充时凸出开口的程度、减少孔洞、增加工艺容忍度、降低栅极电阻、和/或其他可能的好处。

公开(公告)号：CN102903742A

公开(公告)日：2013-01-30

申请号：CN201210026682.4

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯承浩 ,  林秉顺 ,  李达元 ,  于雄飞 ,  周群渊 ,  徐帆毅 ,  陈建豪 ,  许光源

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/28

CPC classification number: H01L21/28026 ,  H01L21/28088 ,  H01L29/401 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/66477 ,  H01L29/66545 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了一种集成电路制造，更具体而言，公开了具有低电阻金属栅电极的场效应晶体管。用于场效应晶体管的金属栅电极的示例性结构包括由第一金属材料形成的下部，其中所述下部具有凹部、底部和侧壁部，其中每个侧壁部具有第一宽度；以及由第二金属材料形成的上部，其中所述上部具有突出部和本体部，其中所述本体部具有第二宽度，其中所述突出部延伸至凹部内，其中第二宽度与第一宽度的比值为约5至10。本发明还提供了一种场效应晶体管的金属栅电极。

公开(公告)号：CN102737974A

公开(公告)日：2012-10-17

申请号：CN201110310523.2

申请日：2011-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建豪 ,  李威养 ,  唐伟烨 ,  于雄飞 ,  许光源

IPC: H01L21/28 ,  H01L21/285

CPC classification number: H01L29/6659 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/32139 ,  H01L21/823437 ,  H01L21/823828 ,  H01L29/66545 ,  H01L29/7833

Abstract: 本发明涉及集成电路的制造，并且更具体地涉及一种带有多个栅极结构的半导体器件。该制造多个栅极结构的示例性方法包括：提供硅衬底；在衬底上方沉积伪氧化物层；在伪氧化物层上方沉积伪栅电极层；将层图案化，从而限定出多个伪栅极；在多个栅电极上形成含氮的侧壁隔离件；在含氮的侧壁隔离件之间形成层间介电层；通过原子层沉积(ALD)工艺，在层间介电层上选择性地沉积硬掩模层；去除伪栅电极层；去除伪氧化物层；沉积栅极电介质；以及沉积栅电极。本发明还提供了一种制造多个栅极结构的方法。