公开(公告)号：CN113284886A

公开(公告)日：2021-08-20

申请号：CN202110014641.2

申请日：2021-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张永丰 ,  杨宝如 ,  张育荣 ,  李宗吉 ,  谢东衡 ,  许峻嘉

IPC: H01L27/02 ,  G06F30/392

Abstract: 集成芯片的有源器件区上的多段线的阵列延伸，以在相邻的隔离区域上形成伪器件结构。所得的伪器件结构是具有与有源器件区上的多段线的阵列相同的线宽度、线间距和节距的多段线的阵列。伪器件结构的多段线与有源器件区上的多段线在网格上。由于伪器件结构由与有源器件区上的多段线在网格上的多段线形成，所以伪器件结构可以比可能的情况更接近有源器件区。伪器件结构与有源器件区的所得接近度提高了抗凹陷性能，并且减小集成芯片上的空白空间。本发明的实施例涉及集成芯片及其设计和制造方法。

公开(公告)号：CN108807181B

公开(公告)日：2021-06-15

申请号：CN201710755358.9

申请日：2017-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范家声 ,  杨宝如 ,  谢东衡

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: 一种半导体装置及其制造方法。该方法包括：形成第一鳍片及第二鳍片于基板上；形成虚设栅极材料于第一鳍片及第二鳍片上方；形成凹口于第一鳍片与第二鳍片之间的虚设栅极材料中；形成牺牲氧化物于凹口中的虚设栅极材料的侧壁上；充填绝缘材料于虚设栅极材料的侧壁上的牺牲氧化物之间的凹口中；移除虚设栅极材料及牺牲氧化物；以及形成第一替换栅极于第一鳍片上方，并形成第二替换栅极于第二鳍片上方。

公开(公告)号：CN111128887A

公开(公告)日：2020-05-08

申请号：CN201911046746.5

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴仕杰 ,  伍邦齐 ,  赵高毅 ,  王美匀 ,  廖显煌 ,  谢东衡 ,  杨宝如

IPC: H01L21/8234

Abstract: 在一个实施例中，一种方法包括：形成从衬底延伸的第一鳍；形成从衬底延伸的第二鳍，第二鳍通过第一距离与第一鳍间隔开。在第一鳍和第二鳍上方形成金属栅极堆叠件；在金属栅极堆叠件上方沉积第一层间电介质；以及形成延伸穿过第一层间电介质以物理接触金属栅极堆叠件的栅极接触件，该栅极接触件横向地设置在第一鳍和第二鳍之间，栅极接触件通过第二距离与第一鳍间隔开。当第一距离大于或等于第一预定阈值时，第二距离小于第二预定阈值。本剧本申请的实施例，提供了形成半导体器件的方法。

公开(公告)号：CN108807181A

公开(公告)日：2018-11-13

申请号：CN201710755358.9

申请日：2017-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范家声 ,  杨宝如 ,  谢东衡

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823878 ,  H01L27/0924 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/1033 ,  H01L29/401 ,  H01L29/42356 ,  H01L29/785

Abstract: 一种半导体装置及其制造方法。该方法包括：形成第一鳍片及第二鳍片于基板上；形成虚设栅极材料于第一鳍片及第二鳍片上方；形成凹口于第一鳍片与第二鳍片之间的虚设栅极材料中；形成牺牲氧化物于凹口中的虚设栅极材料的侧壁上；充填绝缘材料于虚设栅极材料的侧壁上的牺牲氧化物之间的凹口中；移除虚设栅极材料及牺牲氧化物；以及形成第一替换栅极于第一鳍片上方，并形成第二替换栅极于第二鳍片上方。

公开(公告)号：CN105529316B

公开(公告)日：2018-05-25

申请号：CN201510522659.8

申请日：2015-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  庄惠中 ,  林仲德 ,  江庭玮 ,  王胜雄 ,  田丽钧

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823475 ,  H01L23/485 ,  H01L23/535 ,  H01L27/088 ,  H01L29/401 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，包括：衬底，具有有源区域；第一栅极结构，位于衬底的顶面上方；第二栅极结构，位于衬底的顶面上方；一对第一间隔件，位于第一栅极结构的每一个侧壁上；一对第二间隔件，位于第二栅极结构的每一个侧壁上；绝缘层，至少位于第一栅极结构上方；第一导电部件，位于有源区域上方；以及第二导电部件，位于衬底上方。此外，第二栅极结构邻近第一栅极结构，第一导电部件的顶面与第二导电部件的顶面共面。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN107039348A

公开(公告)日：2017-08-11

申请号：CN201611042602.9

申请日：2016-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄意君 ,  谢东衡 ,  杨宝如

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明的实施例提供了一种半导体器件，包括：鳍结构、第一和第二栅极结构、源极/漏极区、源极/漏极接触层和分离层。鳍结构从在衬底上方设置的隔离绝缘层突出且在第一方向上延伸。第一和第二栅极结构形成在鳍结构上方且在与第一方向相交的第二方向上延伸。源极/漏极区设置在第一栅极结构和第二栅极结构之间。在鳍结构、第一和第二栅极结构和第一源极/漏极区上方设置层间绝缘层。在第一源极/漏极区上设置第一源极/漏极接触层。邻近第一源极/漏极接触层设置分离层。第一栅极结构和第二栅极结构的端部以及第一源极/漏极接触层的端部与分离层的同一面接触。本发明的实施例还提供了一种制造半导体器件的方法。

公开(公告)号：CN104252555B

公开(公告)日：2017-07-28

申请号：CN201310439610.7

申请日：2013-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  谢东衡 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: G06F17/50 ,  H01L27/02

CPC classification number: H01L27/0207 ,  G06F17/5077 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/76877 ,  H01L21/76892 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53271 ,  H01L2027/11875 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供的方法包括在布局中放置两条导线。在布局中的两条导线的至少一部分上方放置两条切割线。切割线表示两条导线的切割部分，且在制造工艺限制内切割线彼此间隔开。在布局中连接两条切割线。在物理集成电路中，使用两条连接的平行切割线在衬底上方图案化两条导线。两条导线具有导电性。本发明提供了一种导线结构以及一种计算机可读介质。

公开(公告)号：CN105529316A

公开(公告)日：2016-04-27

申请号：CN201510522659.8

申请日：2015-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  庄惠中 ,  林仲德 ,  江庭玮 ,  王胜雄 ,  田丽钧

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823475 ,  H01L23/485 ,  H01L23/535 ,  H01L27/088 ,  H01L29/401 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，包括：衬底，具有有源区域；第一栅极结构，位于衬底的顶面上方；第二栅极结构，位于衬底的顶面上方；一对第一间隔件，位于第一栅极结构的每一个侧壁上；一对第二间隔件，位于第二栅极结构的每一个侧壁上；绝缘层，至少位于第一栅极结构上方；第一导电部件，位于有源区域上方；以及第二导电部件，位于衬底上方。此外，第二栅极结构邻近第一栅极结构，第一导电部件的顶面与第二导电部件的顶面共面。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN105374813A

公开(公告)日：2016-03-02

申请号：CN201410844399.1

申请日：2014-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  王胜雄 ,  庄惠中 ,  叶育成 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: H01L27/02

CPC classification number: G06F17/5072 ,  G06F17/5077 ,  G06F17/5081 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2027/11874

Abstract: 本发明提供了一种用于单元行设计的后布局邻接处理。在实施例中，将第一单元和第二单元放置在第一单元行中以及将第三单元和第四单元放置至第二单元行内。在放置之后分析将电源和接地轨连接至下面的结构的通孔以确定这些通孔是否可以合并或完全去除。通过合并和去除紧密放置的通孔，可以绕开光刻的物理限制，允许形成更小的结构。

公开(公告)号：CN100477093C

公开(公告)日：2009-04-08

申请号：CN200610094069.0

申请日：2006-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宗宪 ,  谢东衡 ,  吴忠政 ,  张守仁

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/665 ,  H01L21/31111 ,  H01L29/6653

Abstract: 一种形成半导体装置的方法，包括：提供基底；在该基底上形成栅极，该栅极具有一个顶面以及左右各一个侧壁；在该栅极与该基底上形成衬层；在该衬层上形成多个间隔物，邻近栅极；处理该衬层的露出部，经处理的衬层比未经处理的衬层具有更高的蚀刻率；移除位于该栅极顶部的衬层以及至少位于该栅极的侧壁上的该衬层的一部分；以及金属硅化至少一部分的该栅极。本发明通过凹蚀设置于注入掩模与栅极之间的衬层允许更多的栅极部分可以被金属硅化且不会影响晶体管的操作特性。