公开(公告)号：CN105990336B

公开(公告)日：2019-06-21

申请号：CN201510055804.6

申请日：2015-02-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  廖御杰 ,  林天禄 ,  包天一

IPC: H01L27/04 ,  H01L21/77

CPC classification number: H01L23/5226 ,  H01L21/76805 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76879 ,  H01L21/76885 ,  H01L21/76897 ,  H01L23/485 ,  H01L23/53228 ,  H01L23/53257 ,  H01L29/41758 ,  H01L29/665 ,  H01L29/7833 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件结构。该半导体器件结构包括半导体衬底。该半导体器件结构包括位于半导体衬底上方的第一介电层。该半导体器件结构包括嵌入在第一介电层中的第一导线。该半导体器件结构包括位于第一介电层和第一导线上方的第二介电层。该半导体器件结构包括位于第二介电层上方的第二导线。第二介电层位于第一导线和第二导线之间。半导体器件结构包括穿过第二介电层以将第一导线电连接至第二导线的导电柱。导电柱彼此间隔开。本发明涉及半导体器件结构及其形成方法。

公开(公告)号：CN105529304B

公开(公告)日：2019-06-18

申请号：CN201410524797.5

申请日：2014-09-30

Applicant: 联华电子股份有限公司

Inventor： 蔡世昌 ,  曾姿锦 ,  林筱婷 ,  陈长义 ,  赖龙山

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L29/511 ,  H01L21/02175 ,  H01L21/02178 ,  H01L21/02244 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28158 ,  H01L21/3212 ,  H01L21/76897 ,  H01L21/823814 ,  H01L21/823828 ,  H01L29/42364 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明公开一种半导体装置与其制造方法。制造半导体装置的方法，包括以下步骤：提供一基板，并在其上方形成第一介电层。第一介电层具有一沟槽。接着，形成金属层，其填入沟槽并且覆盖第一介电层的表面。部分移除金属层，使得金属层的剩余部分覆盖第一介电层。进行处理程序，使得金属层的剩余部分的上部分形成钝化层以及下部分形成栅极金属层。最后，进行化学机械研磨程序，直到露出第一介电层为止，使得钝化层的剩余部分留在沟槽中。

公开(公告)号：CN109686697A

公开(公告)日：2019-04-26

申请号：CN201811580860.1

申请日：2018-12-24

Applicant: 中国电子科技集团公司第五十八研究所

Inventor： 张爱兵 ,  李杨 ,  高娜燕 ,  吉勇 ,  明雪飞

IPC: H01L21/768 ,  H01L23/538 ,  H01L25/04

CPC classification number: H01L21/76897 ,  H01L23/5384 ,  H01L23/5386 ,  H01L25/04

Abstract: 本发明公开一种多芯片扇出型结构的封装方法及其结构，属于半导体封装技术领域。包括如下步骤：首先，提供支撑架，所述支撑架的中间区域为镂空，边缘区域存在通孔；将支撑架与A芯片分次装片至带有热剥离膜的载具上；用包覆膜将支撑架与A芯片包覆，并去除热剥离膜和载具，形成新的晶圆载体；在新的晶圆载体的底部表面形成钝化层和布线层；将带有金属凸块的B芯片倒装到所述布线层上；通过包覆料对B芯片、金属凸块和布线层进行包覆保护；在新的晶圆载体顶部表面依次形成钝化层、再布线层、再钝化层；在再钝化层的开口上方生长焊球凸点，生成最终的封装体。

公开(公告)号：CN107068610B

公开(公告)日：2019-04-09

申请号：CN201610873993.2

申请日：2016-09-30

Applicant: 格罗方德半导体公司 ,  国际商业机器公司

Inventor： F·W·莫恩特 ,  S·西迪基 ,  D·M·特里克特 ,  B·C·佩埃萨拉

IPC: H01L21/768

CPC classification number: H01L21/76808 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76811 ,  H01L21/76816 ,  H01L21/76897

Abstract: 本发明涉及形成具有减少侧壁渐缩的互连特征，包括形成一材料迭层的方法，其包括具有导电特征位于其中的第一介电层，以及位于该第一介电层上方的第二介电层。在该第二介电层上方形成包括多个间隔开的掩模组件的蚀刻掩模。该掩模组件定义至少一个露出该第二介电层的第一通孔开口。在蚀刻掩模上方形成图案化层。在图案化层中形成第二通孔开口以露出在该蚀刻掩模中的该第一通孔开口。经由该第二通孔开口蚀刻该第二介电层，以定义露出该导电特征的该第二介电层中的第三通孔开口。移除该图案化层及该蚀刻掩模。在该第三通孔开口中形成接触该导电特征的导电通孔。

公开(公告)号：CN109390353A

公开(公告)日：2019-02-26

申请号：CN201710690789.1

申请日：2017-08-14

Applicant: 联华电子股份有限公司

Inventor： 李文深 ,  智晓愿 ,  陈星星 ,  温晋炀

IPC: H01L27/12 ,  H01L23/48 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/02013 ,  H01L21/32053 ,  H01L21/6835 ,  H01L21/7624 ,  H01L21/76846 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76883 ,  H01L21/76889 ,  H01L21/76897 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L24/03 ,  H01L24/05 ,  H01L27/13 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2224/05025 ,  H01L2924/1205 ,  H01L2924/1206 ,  H01L2924/1207 ,  H01L2924/13091 ,  H01L21/84

Abstract: 本发明公开一种半导体元件及其制作方法。该半导体元件包含：一基材，具有一前侧面与一背侧面，其中该基材包含一半导体层以及一埋入绝缘层；至少一晶体管，设于该半导体层上；一层间介电层，设于该前侧面，覆盖该至少一晶体管；一接触结构，贯穿该层间介电层、该半导体层及该埋入绝缘层；一硅化金属层，在该背侧面上覆盖住该接触结构的一端面；及一被动元件，设于该基材的该背侧面上，其中该接触结构电连接至该被动元件。

公开(公告)号：CN109378296A

公开(公告)日：2019-02-22

申请号：CN201811182567.X

申请日：2018-10-11

Applicant: 深圳市修颐投资发展合伙企业(有限合伙)

Inventor： 胡川 ,  燕英强 ,  郭跃进 ,  皮迎军 ,  刘俊军

IPC: H01L21/768 ,  H01L21/56

CPC classification number: H01L21/76898 ,  H01L21/56 ,  H01L21/76801 ,  H01L21/76886 ,  H01L21/76895 ,  H01L21/76897

Abstract: 本发明涉及提供、一种电子零件与基板互连方法，包括：基板设有线路图案层或导体层，所述基板还设有互连孔，所述互连孔将所述基板的两面连通；采用贴片材料将电子零件粘贴于所述基板，所述电子零件朝向基板的一侧设有器件引脚，所述器件引脚与所述互连孔位置对应；去除所述器件引脚与所述互连孔之间的所述贴片材料；在所述互连孔内制作互连导电层，所述互连导电层与所述器件引脚电连接，所述互连导电层与所述基板的线路图案层或导体层电连接，电子零件与基板的线路图案连接占用体积小、连接密度高，且工艺简单、效率高，适合大面板的线路板制作。

公开(公告)号：CN105575904B

公开(公告)日：2018-11-16

申请号：CN201410527831.4

申请日：2014-10-09

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 杨芸

IPC: H01L27/11521 ,  H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/76837 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法包括：步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分；步骤S105：去除所述牺牲层以形成接触孔。该方法可以避免对控制栅侧壁造成不当刻蚀，能够提高半导体器件的性能和良率。本发明的电子装置包括采用上述方法制得的半导体器件，同样具有上述优点。

公开(公告)号：CN104752360B

公开(公告)日：2018-11-16

申请号：CN201310745701.3

申请日：2013-12-30

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 仇圣棻 ,  孔繁生

IPC: H01L27/11521 ,  H01L21/28

CPC classification number: H01L27/11521 ,  H01L21/26513 ,  H01L21/28247 ,  H01L21/28273 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/76897 ,  H01L29/4916 ,  H01L29/6656 ,  H01L29/66825 ,  H01L29/7881

Abstract: 一种存储器件及其形成方法，其中，存储器件的形成方法包括：提供衬底，衬底表面具有若干相邻的存储单元，存储单元包括：第一介质层、浮栅层、第二介质层、控制栅层和第一掩膜层，控制栅层内具有硅化物层，硅化物层至少覆盖部分控制栅层的侧壁；采用回退工艺去除部分硅化物层，使硅化物层平行于衬底表面方向的尺寸缩小；在回退工艺之后，在衬底和存储单元表面形成第三介质层；在第三介质层表面形成第四介质层；在第四介质层内形成开口，开口暴露出第一掩膜层的顶部表面、存储单元侧壁表面的部分第三介质层、以及相邻存储单元两侧的部分衬底表面；在开口内形成导电结构。所形成的存储器件性能稳定、可靠性提高。

公开(公告)号：CN108417530A

公开(公告)日：2018-08-17

申请号：CN201810145698.4

申请日：2018-02-12

Applicant: IMEC ,  非营利协会

Inventor： Y·德里西 ,  R·R·h·金 ,  S·拉里维埃 ,  P·拉加万 ,  D·特里夫科维奇

IPC: H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/0337 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/76843 ,  H01L21/76897 ,  H01L23/5226 ,  H01L21/76838

Abstract: 根据本发明概念的一个方面，提供了一种用于形成导电路径和通道的方法，所述方法包括：在安置在下部金属化层次之上的电介质层之上形成硬掩模层，在硬掩模层中形成包括沟道的图案，在所述硬掩模层之上形成第二掩模层，在第二掩模层中形成开口，通过穿过开口进行蚀刻，在所述块部分的相对侧上形成第一和第二孔，移除所述第二掩模层，将所述硬掩模的图案转移到电介质层中,移除所述硬掩模层，以及用导电材料填充经加深的第一和第二孔及沟道。

公开(公告)号：CN104600023B

公开(公告)日：2018-08-07

申请号：CN201410373394.5

申请日：2014-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢铭峰 ,  曾文弘 ,  谢弘璋

IPC: H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28141 ,  H01L21/31055 ,  H01L21/3212 ,  H01L21/4763 ,  H01L21/76816 ,  H01L21/76819 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/76852 ,  H01L21/76861 ,  H01L21/76865 ,  H01L21/76879 ,  H01L21/7688 ,  H01L21/76883 ,  H01L21/76885 ,  H01L21/823425 ,  H01L21/823475 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823864 ,  H01L21/823871 ,  H01L21/823878 ,  H01L23/485 ,  H01L27/0924 ,  H01L29/41725 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/42372 ,  H01L29/435 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66484 ,  H01L29/66545 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了种制造半导体集成电路(IC)的方法。提供了第导电部件和第二导电部件。在第导电部件上形成第硬掩模(HM)。在第和第二导电部件上方形成图案化的介电层,第开口暴露第二导电部件。在第开口中形成第金属插塞以与第导电部件接触。在第金属插塞上形成第二HM,并且在衬底上方形成另个图案化的介电层,第二开口暴露出第金属插塞与第导电部件的子集。在第二开口中形成第二金属插塞。