公开(公告)号：CN109148398A

公开(公告)日：2019-01-04

申请号：CN201810577543.8

申请日：2018-06-06

Applicant: 三星电子株式会社

Inventor： 郑祥楠 ,  金逸俊 ,  姜善远

IPC: H01L23/48 ,  H01L23/522 ,  H01L23/528

CPC classification number: H01L25/16 ,  H01L23/481 ,  H01L23/5223 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/06 ,  H01L24/08 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/0616 ,  H01L2224/08265 ,  H01L2224/13025 ,  H01L2224/13101 ,  H01L2224/1412 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L23/522 ,  H01L23/48 ,  H01L23/528

Abstract: 公开了一种半导体封装，包括：半导体芯片；在半导体芯片上的第一外部电容器，包括第一电极和第二电极；在半导体芯片上的第二外部电容器，包括第一电极图案和第二电极图案；以及在半导体芯片上的导电图案，电连接到第一外部电容器的第一电极和第二外部电容器的第一电极图案。第一外部电容器的第二电极与第二外部电容器的第二电极图案绝缘。

公开(公告)号：CN108962854A

公开(公告)日：2018-12-07

申请号：CN201810811156.6

申请日：2018-07-23

Applicant: 深圳市诚朗科技有限公司

Inventor： 不公告发明人

IPC: H01L23/48 ,  H01L23/522 ,  H01L21/48

CPC classification number: H01L23/522 ,  H01L21/4814 ,  H01L21/4885 ,  H01L23/481

Abstract: 本发明提供一种功率器件保护芯片及其制造方法，包括：第一导电类型的衬底；形成在所述衬底上的第一沟槽；形成于所述第一沟槽侧壁的第一氧化硅层；生长于所述第一沟槽底部的第二导电类型的第一外延层；生长于所述第一外延层上表面的第一导电类型的第二外延层；生长于所述第二外延层上表面的第二导电类型的第三外延层；形成于所述第一外延层的下表面的第二氧化硅层；形成于所述第三外延层的上表面的第二沟槽；形成于所述第二沟槽的内壁的第三氧化硅层；填充于所述第二沟槽内且与所述第一外延层电连接的正面金属层的第一部分；形成于所述衬底的下表面的背面金属层。所述功率器件保护芯片具有低电容、集成度高、制造工艺简单的特点。

公开(公告)号：CN103151331B

公开(公告)日：2018-11-16

申请号：CN201210513275.6

申请日：2012-12-04

Applicant: 恩智浦美国有限公司

Inventor： M·D·施罗夫 ,  D·M·雷博 ,  E·O·特拉维斯

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/522 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及防护通孔失效的方法及其结构。公开了一种用于形成假通孔和功能通孔的方法。所述方法包括在第一互连层的金属部分和第二互连层的部分之间形成所述功能通孔。所述方法还包括在所述第一互连层的所述金属部分以及第三互连层的金属部分之间的保护区内形成所述假通孔。

公开(公告)号：CN108779251A

公开(公告)日：2018-11-09

申请号：CN201780016470.9

申请日：2017-04-21

Applicant: 东丽株式会社

Inventor： 桥本启华 ,  庄司优 ,  奥田良治

IPC: C08G73/22 ,  C08G73/10 ,  H01L21/312 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC classification number: C08G73/10 ,  C08G73/22 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19

Abstract: 本发明的课题在于提供能够通过低温下的加热处理来进行固化、而且能够得到耐热性、耐化学药品性及断裂点伸长率优异的固化膜的树脂组合物。树脂组合物，其含有：(A)包含选自聚苯并噁唑前体、聚酰亚胺前体、聚酰胺酰亚胺前体及它们的共聚物中的一种以上、且具有苯并噁唑前体结构及脂肪族基团的碱溶性树脂；以及，(B)热产酸剂和(E)抗氧化剂。

公开(公告)号：CN108352360A

公开(公告)日：2018-07-31

申请号：CN201680064949.5

申请日：2016-10-11

Applicant: 高通股份有限公司

Inventor： H·B·林 ,  段政宇 ,  叶棋 ,  M·马拉布里

IPC: H01L21/8238 ,  G06F17/50 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L27/02

CPC classification number: H01L27/088 ,  G06F17/5072 ,  H01L21/76895 ,  H01L21/823821 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5286 ,  H01L27/0207 ,  H01L29/45

Abstract: 在某些方面，一种半导体管芯包括电力轨、第一栅极和第二栅极。该半导体管芯还包括：电耦合到第一栅极的第一栅极接触部，其中第一栅极接触部由第一线中部(MOL)金属层形成；以及电耦合到第二栅极的第二栅极接触部，其中第二栅极接触部由第一MOL金属层形成。该半导体管芯进一步包括由第二MOL金属层形成的互连部，其中互连部电耦合到第一和第二栅极接触部，并且互连部的至少一部分在电力轨下方。

公开(公告)号：CN108122886A

公开(公告)日：2018-06-05

申请号：CN201710395335.1

申请日：2017-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佳典 ,  刘相玮 ,  杨岱宜 ,  朱韦臻

IPC: H01L23/522 ,  H01L23/528

CPC classification number: H01L21/76816 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/7684 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/522

Abstract: 本揭露揭示了集成电路以二维(two-dimensional；2-D)与一维(one-dimensional；1-D)图案布局互连。本揭露提供经由y方向上的二维互连来连接在一维图案布局的x方向上的偶数线或奇数线的方法。根据装置设计需要，二维互连可垂直于或不垂直于偶数线或奇数线。相比于在一维图案化制程中使用的常规自动对准多图案化(self-aligned multiple patterning；SAMP)制程，提供了二维图案化的自由度。本文描述的二维图案化提供了与x及y两者方向上的临界尺寸匹配的线宽。在一维线之间或在二维互连与一维线的尾端之间的间距可保持为常数及最小值。

公开(公告)号：CN108091576A

公开(公告)日：2018-05-29

申请号：CN201710351609.7

申请日：2017-05-18

Applicant: 意法半导体(鲁塞)公司

Inventor： C·里韦罗 ,  P·弗纳拉 ,  G·鲍顿 ,  M·利萨特

IPC: H01L21/48 ,  H01L23/488

CPC classification number: H01L23/573 ,  H01L21/31111 ,  H01L21/768 ,  H01L21/76802 ,  H01L21/76816 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/585 ,  H01L24/03 ,  H01L24/06 ,  H01L27/088

Abstract: 本申请涉及在集成电路中形成至少一个电中断的方法及相应集成电路。提供一种集成电路，包括在半导体衬底(SB)上方的大量导电焊盘，该大量导电焊盘分别位于该集成电路的部件区与该集成电路的第一金属化层级之间并且包封在绝缘区(RIS2)中，该大量焊盘包括与相应第一部件区(Z1)电接触的第一焊盘(PLT1)以及不与相应第二部件区(Z2)电接触的至少一个第二焊盘，以形成至少一个电中断。

公开(公告)号：CN104871369B

公开(公告)日：2018-05-25

申请号：CN201480003454.2

申请日：2014-01-09

Applicant: 英特尔公司

Inventor： R·萨拉斯沃特 ,  N·P·考利 ,  U·齐尔曼

IPC: H01Q13/08 ,  H01Q1/38

CPC classification number: H01L21/486 ,  H01L23/481 ,  H01L23/522 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/66 ,  H01L2924/0002 ,  H01Q1/2283 ,  H01Q21/065 ,  H01L2924/00

Abstract: 本发明描述了一种贴片天线系统，其包括：集成电路管芯，其具有包括有源层的有源侧、以及背面；形成在所述背面上的电介质层；以及形成在所述电介质层上的再分布层，其中，所述再分布层形成贴片阵列。所述贴片天线还包括多个穿硅通孔(TSV)，其中，所述TSV将所述贴片阵列电连接到所述有源层。

公开(公告)号：CN107408565A

公开(公告)日：2017-11-28

申请号：CN201680011685.7

申请日：2016-02-18

Applicant: 索尼公司

Inventor： 安藤幸弘

IPC: H01L27/146 ,  H01L21/02 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H04N5/369

CPC classification number: H01L27/14601 ,  H01L21/02 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/32 ,  H01L23/492 ,  H01L23/522 ,  H01L27/146 ,  H04N5/369

Abstract: 本发明涉及能够减少晶体管特性的变化和劣化的半导体装置和电子设备。在第一基板的接合面处形成与第一布线连接的第一连接垫和大于第一连接垫的第一浮动金属，而在第二基板的接合面处形成与第二布线连接的第二连接垫和大于第二连接垫的第二浮动金属。第一连接垫和第二浮动金属彼此连接，第二浮动金属和第一浮动金属彼此连接，并且第一浮动金属和第二连接垫彼此连接，由此形成在第一基板和第二基板处的第一浮动金属和第二浮动金属彼此接合。例如，本发明适用于用于诸如相机等成像设备的CMOS固态成像装置。

公开(公告)号：CN107240554A

公开(公告)日：2017-10-10

申请号：CN201710374952.3

申请日：2017-05-24

Applicant: 华进半导体封装先导技术研发中心有限公司

Inventor： 徐健

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/522 ,  H01L23/528

CPC classification number: H01L23/31 ,  H01L21/56 ,  H01L23/522 ,  H01L23/528

Abstract: 本发明公开了一种集成无源器件及其封装方法，其中所述方法包括：制备晶圆，晶圆内形成若干芯片单元，芯片单元的正面具有信号引脚；在一个或多个芯片单元的正面刻蚀凹槽；在凹槽底部开孔，形成连通凹槽至芯片背面的连接孔；在芯片背面进行注塑，注塑材料通过连接孔注满凹槽，在凹槽内形成第一绝缘层，且注塑材料覆盖芯片背面形成第二绝缘层；在第一绝缘层上进行布线，形成第一线路，将第一线路与芯片单元的信号引脚连接。该集成无源器件及方法使得IPD以绝缘材料为基体材料，器件的电性能远高于硅基材料，满足高Q值的要求，IPD做在芯片衬底刻蚀的凹槽上使封装结构尺寸减小，注塑基于晶圆级工艺采用整体晶圆注塑的方法，加工更加便捷、高效。