公开(公告)号：CN104252555A

公开(公告)日：2014-12-31

申请号：CN201310439610.7

申请日：2013-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  谢东衡 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: G06F17/50 ,  H01L27/02

CPC classification number: H01L27/0207 ,  G06F17/5077 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/76877 ,  H01L21/76892 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53271 ,  H01L2027/11875 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供的方法包括在布局中放置两条导线。在布局中的两条导线的至少一部分上方放置两条切割线。切割线表示两条导线的切割部分，且在制造工艺限制内切割线彼此间隔开。在布局中连接两条切割线。在物理集成电路中，使用两条连接的平行切割线在衬底上方图案化两条导线。两条导线具有导电性。本发明提供了一种导线结构以及一种计算机可读介质。

公开(公告)号：CN105374813B

公开(公告)日：2018-10-23

申请号：CN201410844399.1

申请日：2014-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  王胜雄 ,  庄惠中 ,  叶育成 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: H01L27/02

Abstract: 本发明提供了一种用于单元行设计的后布局邻接处理。在实施例中，将第一单元和第二单元放置在第一单元行中以及将第三单元和第四单元放置至第二单元行内。在放置之后分析将电源和接地轨连接至下面的结构的通孔以确定这些通孔是否可以合并或完全去除。通过合并和去除紧密放置的通孔，可以绕开光刻的物理限制，允许形成更小的结构。

公开(公告)号：CN107230636A

公开(公告)日：2017-10-03

申请号：CN201611044666.2

申请日：2016-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  李亮峣 ,  蔡宗杰

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/31055 ,  H01L21/265 ,  H01L21/31053 ,  H01L21/76819 ,  H01L21/76825 ,  H01L21/76829 ,  H01L21/76837 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/785

Abstract: 在一种制造半导体装置的方法中，第一介电层形成于设置于基板上的下方结构上。抗平坦化层形成于第一介电层上。第二介电层形成于第一介电层及抗平坦化层上。对第二介电层、抗平坦化层及第一介电层执行平坦化作业。抗平坦化层由异于第一介电层的材料所制成。

公开(公告)号：CN104252555B

公开(公告)日：2017-07-28

申请号：CN201310439610.7

申请日：2013-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  谢东衡 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: G06F17/50 ,  H01L27/02

CPC classification number: H01L27/0207 ,  G06F17/5077 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/76877 ,  H01L21/76892 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53271 ,  H01L2027/11875 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供的方法包括在布局中放置两条导线。在布局中的两条导线的至少一部分上方放置两条切割线。切割线表示两条导线的切割部分，且在制造工艺限制内切割线彼此间隔开。在布局中连接两条切割线。在物理集成电路中，使用两条连接的平行切割线在衬底上方图案化两条导线。两条导线具有导电性。本发明提供了一种导线结构以及一种计算机可读介质。

公开(公告)号：CN105374813A

公开(公告)日：2016-03-02

申请号：CN201410844399.1

申请日：2014-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  王胜雄 ,  庄惠中 ,  叶育成 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: H01L27/02

CPC classification number: G06F17/5072 ,  G06F17/5077 ,  G06F17/5081 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2027/11874

Abstract: 本发明提供了一种用于单元行设计的后布局邻接处理。在实施例中，将第一单元和第二单元放置在第一单元行中以及将第三单元和第四单元放置至第二单元行内。在放置之后分析将电源和接地轨连接至下面的结构的通孔以确定这些通孔是否可以合并或完全去除。通过合并和去除紧密放置的通孔，可以绕开光刻的物理限制，允许形成更小的结构。