-
公开(公告)号：CN115528022A
公开(公告)日：2022-12-27
申请号：CN202210886658.1
申请日：2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 一种半导体结构的制造方法包括：接收包括布局块的集成电路(IC)设计布局，布局块包括沿第一方向设置的多个第一线图案，延伸第一线图案的长度，连接第一线图案设置在小于预设值的距离内的多个部分，形成设置在布局块之外且平行于第一线图案的多个第二线图案，形成与布局块的多个边缘重叠的多个心轴条图案，心轴条图案沿着垂直于第一方向的第二方向定向，以及输出用于遮罩制造的图案布局，其中此图案布局包括布局块、第一线图案、第二线图案以及心轴条图案。
-
公开(公告)号：CN111128887B
公开(公告)日：2022-09-23
申请号：CN201911046746.5
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在一个实施例中，一种方法包括：形成从衬底延伸的第一鳍；形成从衬底延伸的第二鳍，第二鳍通过第一距离与第一鳍间隔开。在第一鳍和第二鳍上方形成金属栅极堆叠件；在金属栅极堆叠件上方沉积第一层间电介质；以及形成延伸穿过第一层间电介质以物理接触金属栅极堆叠件的栅极接触件，该栅极接触件横向地设置在第一鳍和第二鳍之间，栅极接触件通过第二距离与第一鳍间隔开。当第一距离大于或等于第一预定阈值时，第二距离小于第二预定阈值。本剧本申请的实施例，提供了形成半导体器件的方法。
-
公开(公告)号：CN109427897B
公开(公告)日：2022-05-03
申请号：CN201711284556.8
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L21/266
Abstract: 本发明实施例提供一种用于缓解包括连续有源区的器件中的泄漏电流的方法和结构。在一些实施例中，通过改变光掩模逻辑操作(LOP)以在单元边界处反转阈值电压类型来增加单元边界处的阈值电压。可选地，在一些情况中，通过在单元边界处执行阈值电压注入(例如，离子注入)并且注入设置在单元边界处的伪栅极中来增加单元边界处的阈值电压。此外，在一些实施例中，通过在单元边界处使用硅锗(SiGe)沟道来增加单元边界处的阈值电压。在一些情况中，SiGe可以设置在衬底内的单元边界处和/或SiGe可以是设置在单元边界处的伪栅极的一部分。本发明实施例还提供另外两种用于制造半导体器件的方法。
-
公开(公告)号：CN108231687B
公开(公告)日：2020-09-01
申请号：CN201710985652.9
申请日：2017-10-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/423
Abstract: 本发明的实施例提供了金属栅极结构和相关方法，该方法包括在衬底上形成第一鳍和第二鳍。在各个实施例中，第一鳍具有第一栅极区域并且第二鳍具有第二栅极区域。例如，在第一栅极区域和第二栅极区域上方形成金属栅极线。在一些实施例中，金属栅极线从第一鳍延伸至第二鳍，并且金属栅极线包括牺牲金属部分。在各个实例中，实施线切割工艺以将金属栅极线分隔成第一金属栅极线和第二金属栅极线。在一些实施例中，牺牲金属部分防止线切割工艺期间的介电层的横向蚀刻。本发明的实施例还涉及半导体器件以及半导体器件制造的方法。
-
公开(公告)号：CN107017164B
公开(公告)日：2019-10-25
申请号：CN201611018351.0
申请日：2016-11-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/417 , H01L29/78
Abstract: 本公开实施例提供一种半导体装置及其制造方法，该半导体装置包括鳍结构、第一栅极结构、第二栅极结构、源极/漏极区、源极/漏极接触、分隔物和接触源极/漏极接触的介层孔插塞和接触介层孔插塞的导线。鳍结构突出于隔绝绝缘层且以第一方向延伸。第一栅极结构和第二栅极结构，形成于鳍结构上方且以交叉于第一方向的第二方向延伸。源/漏极区设置于第一栅极结构和第二栅极结构之间。层间绝缘层设置于鳍结构、第一栅极结构、第二栅极结构和源/漏极区上方。源极/漏极接触层，设置于源/漏极区上。分隔物设置相邻于源极/漏极接触。第一栅极结构的末端、第二栅极结构的末端和源极/漏极接触的末端接触分隔物的相同面。
-
Patent Agency Ranking
公开(公告)号：CN109427895A
公开(公告)日：2019-03-05
申请号：CN201711270023.4
申请日：2017-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种用于缓解应变损失(如，在FinFET沟道中)的方法和结构，包括提供一种半导体器件，具有：衬底，具有衬底鳍部；有源鳍区域，形成在衬底鳍部的第一部分上方；拾取区域，形成在衬底鳍部的第二部分上方；以及锚接件，形成在衬底鳍部的第三部分上方。在一些实施例中，衬底鳍部包括第一材料，并且有源鳍区域包括与第一材料不同的第二材料。在各种示例中，锚接件设置在有源鳍区域与拾取区域之间并且与其中的每一个都相邻。本发明实施例涉及应变损失缓解方法及其结构。
-
公开(公告)号：CN105374813B
公开(公告)日：2018-10-23
申请号：CN201410844399.1
申请日：2014-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本发明提供了一种用于单元行设计的后布局邻接处理。在实施例中，将第一单元和第二单元放置在第一单元行中以及将第三单元和第四单元放置至第二单元行内。在放置之后分析将电源和接地轨连接至下面的结构的通孔以确定这些通孔是否可以合并或完全去除。通过合并和去除紧密放置的通孔，可以绕开光刻的物理限制，允许形成更小的结构。
-
公开(公告)号：CN108010967A
公开(公告)日：2018-05-08
申请号：CN201710711927.X
申请日：2017-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/08 , H01L21/336
Abstract: 本发明的实施例提供了一种制造半导体器件的方法。在包括第一区域和第二区域的有源区上方形成芯轴。保留第一区域和第二区域，从而用于分别形成FinFET的源极和漏极。将芯轴的形成在第二区域上方的部分破坏成第一部分和通过间隙与第一部分分离的第二部分。在芯轴的相对侧上形成间隔件。使用间隔件，限定鳍。鳍从有源区外向上突出。第二区域的对应于间隙的部分没有形成在其上方的鳍。在第一区域中且在鳍上外延生长源极。在第二区域的没有鳍的部分上外延生长漏极的至少一部分。本发明的实施例还提供了一种半导体器件。
-
公开(公告)号：CN114864596A
公开(公告)日：2022-08-05
申请号：CN202210306474.3
申请日：2022-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/118 , H01L21/8238
Abstract: 本公开提出一种半导体结构。半导体结构包括基板，其具有分别为第一与第二导电型态的第一与第二井区。第一与第二井区在俯视图中沿着第一方向纵向延伸，第一与第二井区各自包括沿着垂直于第一方向的第二方向凸起的凸起部分与沿着第二方向凹陷的凹陷部分。第一井区的凸起部分嵌入第二井区的凹陷部分，反之亦然。第一源极/漏极结构位于第一井区的凸起部分上、第二源极/漏极结构位于第二井区上、第三源极/漏极结构位于第二井区的凸起部分上、以及第四源极/漏极结构位于第一井区上。第一与第二源极/漏极结构为第一导电型态。第三与第四源极/漏极结构为第二导电型态。
-
公开(公告)号：CN109427895B
公开(公告)日：2022-04-19
申请号：CN201711270023.4
申请日：2017-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种用于缓解应变损失(如，在FinFET沟道中)的方法和结构，包括提供一种半导体器件，具有：衬底，具有衬底鳍部；有源鳍区域，形成在衬底鳍部的第一部分上方；拾取区域，形成在衬底鳍部的第二部分上方；以及锚接件，形成在衬底鳍部的第三部分上方。在一些实施例中，衬底鳍部包括第一材料，并且有源鳍区域包括与第一材料不同的第二材料。在各种示例中，锚接件设置在有源鳍区域与拾取区域之间并且与其中的每一个都相邻。本发明实施例涉及应变损失缓解方法及其结构。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.035 seconds)
