公开(公告)号：CN105374813B

公开(公告)日：2018-10-23

申请号：CN201410844399.1

申请日：2014-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  王胜雄 ,  庄惠中 ,  叶育成 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: H01L27/02

Abstract: 本发明提供了一种用于单元行设计的后布局邻接处理。在实施例中，将第一单元和第二单元放置在第一单元行中以及将第三单元和第四单元放置至第二单元行内。在放置之后分析将电源和接地轨连接至下面的结构的通孔以确定这些通孔是否可以合并或完全去除。通过合并和去除紧密放置的通孔，可以绕开光刻的物理限制，允许形成更小的结构。

公开(公告)号：CN109214031B

公开(公告)日：2022-11-11

申请号：CN201711273066.8

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶育成 ,  王彦森 ,  林明仪

IPC: G06F30/392 ,  H01L27/02

Abstract: 本发明公开了集成电路布局中的导体部件的各个实例。在实例中，一种提供布局的方法包括初始化用于制造集成电路的布局。将多个填充单元插入到布局中。多个填充单元包括与集成电路的导线相对应的多个填充线图形。之后，将包括多个功能图形的设计插入到布局中。去除与多个功能图形冲突的多个填充单元的多个填充线图形的冲突子集。提供了用于制造集成电路的包括多个填充单元和设计的布局。本发明还提供了非暂时性机器可读介质存储指令。

公开(公告)号：CN105374813A

公开(公告)日：2016-03-02

申请号：CN201410844399.1

申请日：2014-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  王胜雄 ,  庄惠中 ,  叶育成 ,  蔡宗杰 ,  吴俊毅 ,  李亮峣 ,  丁至刚

IPC: H01L27/02

CPC classification number: G06F17/5072 ,  G06F17/5077 ,  G06F17/5081 ,  H01L27/0207 ,  H01L27/11807 ,  H01L2027/11874

Abstract: 本发明提供了一种用于单元行设计的后布局邻接处理。在实施例中，将第一单元和第二单元放置在第一单元行中以及将第三单元和第四单元放置至第二单元行内。在放置之后分析将电源和接地轨连接至下面的结构的通孔以确定这些通孔是否可以合并或完全去除。通过合并和去除紧密放置的通孔，可以绕开光刻的物理限制，允许形成更小的结构。

公开(公告)号：CN109214031A

公开(公告)日：2019-01-15

申请号：CN201711273066.8

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶育成 ,  王彦森 ,  林明仪

IPC: G06F17/50 ,  H01L27/02

Abstract: 本发明公开了集成电路布局中的导体部件的各个实例。在实例中，一种提供布局的方法包括初始化用于制造集成电路的布局。将多个填充单元插入到布局中。多个填充单元包括与集成电路的导线相对应的多个填充线图形。之后，将包括多个功能图形的设计插入到布局中。去除与多个功能图形冲突的多个填充单元的多个填充线图形的冲突子集。提供了用于制造集成电路的包括多个填充单元和设计的布局。本发明还提供了非暂时性机器可读介质存储指令。