-
公开(公告)号：CN109817603B
公开(公告)日：2025-03-18
申请号：CN201810995566.0
申请日：2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H10D64/66
Abstract: 导电层形成在金属栅极结构与接触部件之间，上述金属栅极结构包含高介电常数栅极介电层及栅极电极。导电层可选择性地沉积在栅极电极的上表面上方；或通过例如控制沉积的时间，而不具选择性地形成在栅极介电层及栅极电极的上表面上。导电层具有镶入栅极电极内的底部。导电层及接触部件可由不同的沉积技术形成，但导电层及接触部件可包含相同的组成。
-
公开(公告)号：CN113380611B
公开(公告)日：2025-02-11
申请号：CN202110241686.3
申请日：2021-03-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/285 , H10D64/23 , H10D30/01 , H10D30/62
Abstract: 一种半导体器件，包括：栅极堆叠件；位于栅极堆叠件的侧壁上的栅极间隔件；邻近栅极堆叠件的源极/漏极区；硅化物；以及通过硅化物电连接到源极/漏极区的源极/漏极接触件。硅化物包括：共形的第一部分，该共形的第一部分在源极/漏极区中，该共形的第一部分包含金属和硅；以及共形的第二部分，该共形的第二部分在共形的第一部分上方，该共形的第二部分进一步设置在栅极间隔件的侧壁上，该共形的第二部分包含金属、硅和氮。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN113299645B
公开(公告)日：2025-01-14
申请号：CN202011292041.4
申请日：2020-11-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的各个实施例提供了用于将接触件连接至栅电极的先通孔工艺。在一些实施例中，形成接触件，接触件穿过第一层间介电(ILD)层延伸至与栅电极邻接的源极/漏极区域。沉积覆盖第一ILD层和接触件的蚀刻停止层(ESL)，并且沉积覆盖ESL的第二ILD层。对第一ILD层和第二ILD层以及蚀刻停止层执行第一蚀刻，以形成暴露栅电极的第一开口。对第二ILD层和蚀刻停止层执行一系列蚀刻，以形成位于接触件上面并且与第一开口重叠的第二开口，使得第二开口的底部从接触件向下倾斜至第一开口。形成填充第一开口和第二开口的栅极至接触件(GC)结构。本发明的实施例还涉及集成电路及其形成方法。
-
公开(公告)号：CN118824952A
公开(公告)日：2024-10-22
申请号：CN202410849213.5
申请日：2024-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/41
Abstract: 示例性器件包括：前侧电源轨，设置在衬底的前侧上方；背侧电源轨，设置在衬底的背侧上方；外延源极/漏极结构，设置在前侧电源轨和背侧电源轨之间。外延源极/漏极结构通过前侧源极/漏极接触件连接至前侧电源轨。外延源极/漏极结构通过背侧源极/漏极通孔连接至背侧电源轨。背侧源极/漏极通孔设置在衬底中，并且介电层设置在衬底和背侧电源轨之间。背侧源极/漏极通孔延伸穿过介电层和衬底。前侧硅化物层可以位于前侧源极/漏极接触件和外延源极/漏极结构之间，并且背侧硅化物层可以位于背侧源极/漏极接触件和外延源极/漏极结构之间，从而使得外延源极/漏极结构位于硅化物层之间。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN112687642B
公开(公告)日：2024-10-15
申请号：CN202010363265.3
申请日：2020-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/535 , H01L21/768
Abstract: 本文公开了互连结构及其形成方法。示例性互连结构包括位于第一介电层中的第一接触部件、位于第一介电层上方的第二介电层、位于第一接触部件上方的第二接触部件、位于第二介电层和第二接触部件之间的阻挡层以及位于阻挡层和第二接触部件之间的衬垫。第一接触部件和第二接触部件之间的界面包括衬垫，但是没有阻挡层。本发明的实施例还涉及半导体器件的接触结构及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN112582405B
公开(公告)日：2024-10-15
申请号：CN202011052596.1
申请日：2020-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明的实施例涉及半导体器件及其形成方法。示例性互连结构包括设置在介电层中的第一源极/漏极接触件和第二源极/漏极接触件。第一源极/漏极接触件物理接触第一源极/漏极部件，并且第二源极/漏极接触件物理接触第二源极/漏极部件。具有第一通孔层配置的第一通孔、具有第二通孔层配置的第二通孔和具有第三通孔层配置的第三通孔设置在介电层中。第一通孔和第二通孔分别延伸至第一源极/漏极接触件和第二源极/漏极接触件并且物理接触第一源极/漏极接触件和第二源极/漏极接触件。第一通孔的第一厚度和第二通孔的第二厚度相同。第三通孔物理接触栅极结构，栅极结构设置在第一源极/漏极接触件和第二源极/漏极接触件之间。
-
公开(公告)号：CN110875190B
公开(公告)日：2023-09-19
申请号：CN201910816465.7
申请日：2019-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 半导体制造的方法包括提供半导体结构，该半导体结构具有衬底以及位于衬底之上的第一、第二、第三和第四鳍。该方法还包括在第一和第二鳍上形成n型外延源极/漏极(S/D)部件，在第三和第四鳍上形成p型外延S/D部件，以及对半导体结构实施选择性蚀刻工艺以去除n型外延S/D部件和p型外延S/D部件的上部，使得从n型外延S/D部件比从p型外延S/D部件去除更多。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN116487387A
公开(公告)日：2023-07-25
申请号：CN202310277503.2
申请日：2023-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置结构及其形成方法。所述半导体装置结构包括设置在基板上方的栅电极层、设置在基板上方的源极/漏极外延部件、设置在栅电极层上方的第一硬掩模层以及设置在源极/漏极外延部件上方的接触蚀刻停止层。所述结构还包括设置在接触蚀刻停止层上的第一层间介电层，以及设置在接触蚀刻停止层和第一层间介电层上的第二硬掩模层的第一经处理部分。第一硬掩模层的顶表面与第二掩模层的第一经处理部分的顶表面大抵共平面。所述结构还包括设置在第一硬掩模层和第二掩模层的第一经处理部分上的蚀刻停止层。
-
公开(公告)号：CN116133360A
公开(公告)日：2023-05-16
申请号：CN202211088972.1
申请日：2022-09-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00
Abstract: 本申请的实施例提供了半导体器件及其形成方法。根据本公开的方法包括形成从衬底突出的鳍状结构，形成与鳍状结构相交的栅极结构，在栅极结构的侧壁上形成栅极间隔件，以及在鳍状结构上方形成导电部件。栅极间隔件横向位于栅极结构和导电部件之间。方法还包括在栅极结构和导电部件上方沉积介电层，执行蚀刻工艺，从而形成穿过介电层的开口并暴露导电部件和栅极结构的顶面，通过开口凹进栅极间隔件，从而暴露栅极结构的侧壁，以及在开口中形成接触部件，其中接触部件与导电部件接触并且具有向下突出以与栅极结构的侧壁接触的底部。
-
公开(公告)号：CN115020495A
公开(公告)日：2022-09-06
申请号：CN202210492122.1
申请日：2022-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 半导体器件结构包括形成在衬底上方的纳米结构。该结构还包括形成在纳米结构上方和周围的栅极结构。该结构还包括在纳米结构上方的栅极结构的侧壁上方形成的间隔件层。该结构还包括邻近间隔件层形成的源极/漏极外延结构。该结构还包括形成在源极/漏极外延结构上方的接触结构，以及形成在间隔件层和接触结构之间的空气间隔件。本申请的实施例还涉及用于形成半导体器件结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.061 seconds)
