公开(公告)号：CN115527940A

公开(公告)日：2022-12-27

申请号：CN202210906285.X

申请日：2022-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张敦仁 ,  谢东衡 ,  杨宝如

IPC: H01L21/8234 ,  H01L27/088

Abstract: 集成电路装置及其修改方法和形成方法，包括接收集成电路(IC)布局设计，其包括彼此邻接的第一电路单元和第二电路单元。第一电路单元包含第一IC部件，并且第二电路单元包含第二IC部件。当第一电路单元和第二电路单元邻接在一起时，确定第一IC部件和第二IC部件之间的距离小于预定阈值。修改IC布局设计，使得在修改后的IC布局设计中消除第一IC部件和第二IC部件之间的距离。

公开(公告)号：CN113284886A

公开(公告)日：2021-08-20

申请号：CN202110014641.2

申请日：2021-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张永丰 ,  杨宝如 ,  张育荣 ,  李宗吉 ,  谢东衡 ,  许峻嘉

IPC: H01L27/02 ,  G06F30/392

Abstract: 集成芯片的有源器件区上的多段线的阵列延伸，以在相邻的隔离区域上形成伪器件结构。所得的伪器件结构是具有与有源器件区上的多段线的阵列相同的线宽度、线间距和节距的多段线的阵列。伪器件结构的多段线与有源器件区上的多段线在网格上。由于伪器件结构由与有源器件区上的多段线在网格上的多段线形成，所以伪器件结构可以比可能的情况更接近有源器件区。伪器件结构与有源器件区的所得接近度提高了抗凹陷性能，并且减小集成芯片上的空白空间。本发明的实施例涉及集成芯片及其设计和制造方法。

公开(公告)号：CN108807181B

公开(公告)日：2021-06-15

申请号：CN201710755358.9

申请日：2017-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范家声 ,  杨宝如 ,  谢东衡

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: 一种半导体装置及其制造方法。该方法包括：形成第一鳍片及第二鳍片于基板上；形成虚设栅极材料于第一鳍片及第二鳍片上方；形成凹口于第一鳍片与第二鳍片之间的虚设栅极材料中；形成牺牲氧化物于凹口中的虚设栅极材料的侧壁上；充填绝缘材料于虚设栅极材料的侧壁上的牺牲氧化物之间的凹口中；移除虚设栅极材料及牺牲氧化物；以及形成第一替换栅极于第一鳍片上方，并形成第二替换栅极于第二鳍片上方。

公开(公告)号：CN111128887A

公开(公告)日：2020-05-08

申请号：CN201911046746.5

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴仕杰 ,  伍邦齐 ,  赵高毅 ,  王美匀 ,  廖显煌 ,  谢东衡 ,  杨宝如

IPC: H01L21/8234

Abstract: 在一个实施例中，一种方法包括：形成从衬底延伸的第一鳍；形成从衬底延伸的第二鳍，第二鳍通过第一距离与第一鳍间隔开。在第一鳍和第二鳍上方形成金属栅极堆叠件；在金属栅极堆叠件上方沉积第一层间电介质；以及形成延伸穿过第一层间电介质以物理接触金属栅极堆叠件的栅极接触件，该栅极接触件横向地设置在第一鳍和第二鳍之间，栅极接触件通过第二距离与第一鳍间隔开。当第一距离大于或等于第一预定阈值时，第二距离小于第二预定阈值。本剧本申请的实施例，提供了形成半导体器件的方法。

公开(公告)号：CN108807181A

公开(公告)日：2018-11-13

申请号：CN201710755358.9

申请日：2017-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范家声 ,  杨宝如 ,  谢东衡

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L27/0886 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823878 ,  H01L27/0924 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/1033 ,  H01L29/401 ,  H01L29/42356 ,  H01L29/785

Abstract: 一种半导体装置及其制造方法。该方法包括：形成第一鳍片及第二鳍片于基板上；形成虚设栅极材料于第一鳍片及第二鳍片上方；形成凹口于第一鳍片与第二鳍片之间的虚设栅极材料中；形成牺牲氧化物于凹口中的虚设栅极材料的侧壁上；充填绝缘材料于虚设栅极材料的侧壁上的牺牲氧化物之间的凹口中；移除虚设栅极材料及牺牲氧化物；以及形成第一替换栅极于第一鳍片上方，并形成第二替换栅极于第二鳍片上方。

公开(公告)号：CN105321820B

公开(公告)日：2018-09-14

申请号：CN201410657096.9

申请日：2014-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郭正诚 ,  蔡境哲 ,  杨宝如

IPC: H01L21/335

Abstract: 本发明提供一种制造半导体器件的方法。接收用于半导体器件的第一布局设计。第一布局设计包括多条栅极线和与栅极线重叠的有源区。有源区包括至少一个有角拐角，该有角拐角邻近栅极线中的至少一条设置。通过光学邻近修正(OPC)工艺修改用于半导体器件的第一布局设计，从而产生第二布局设计，第二布局设计包括修改的有源区，修改的有源区具有向外突出的修改的拐角。之后，基于第二布局设计制造半导体器件。本发明还涉及通过OPC修改布局设计以降低拐角圆化效应。

公开(公告)号：CN107039348A

公开(公告)日：2017-08-11

申请号：CN201611042602.9

申请日：2016-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄意君 ,  谢东衡 ,  杨宝如

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明的实施例提供了一种半导体器件，包括：鳍结构、第一和第二栅极结构、源极/漏极区、源极/漏极接触层和分离层。鳍结构从在衬底上方设置的隔离绝缘层突出且在第一方向上延伸。第一和第二栅极结构形成在鳍结构上方且在与第一方向相交的第二方向上延伸。源极/漏极区设置在第一栅极结构和第二栅极结构之间。在鳍结构、第一和第二栅极结构和第一源极/漏极区上方设置层间绝缘层。在第一源极/漏极区上设置第一源极/漏极接触层。邻近第一源极/漏极接触层设置分离层。第一栅极结构和第二栅极结构的端部以及第一源极/漏极接触层的端部与分离层的同一面接触。本发明的实施例还提供了一种制造半导体器件的方法。

公开(公告)号：CN103730370B

公开(公告)日：2017-03-01

申请号：CN201310206600.9

申请日：2013-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  陈柏年 ,  吴伟成 ,  杨宝如

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10 ,  H01L29/36

CPC classification number: H01L29/1054 ,  H01L21/26506 ,  H01L21/2822 ,  H01L21/823807 ,  H01L29/66477

Abstract: 本发明提供了提升MOSFET性能和NBTI的方法和结构，并公开了形成p型场效晶体管（pFET）结构的方法的一个实施例。该方法包括：在半导体衬底上形成掩模层，掩模层包括开口，开口露出半导体衬底的半导体区；通过掩模层的开口对半导体衬底执行n型掺杂物的离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）沟道注入，在n阱中形成Ge沟道注入区。

公开(公告)号：CN103123901B

公开(公告)日：2016-02-24

申请号：CN201210109830.9

申请日：2012-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郭正诚 ,  蔡境哲 ,  朱鸣 ,  杨宝如

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78

CPC classification number: H01L27/0207 ,  H01L21/0274 ,  H01L21/28123 ,  H01L21/32139 ,  H01L21/823456 ,  H01L27/092 ,  H01L29/41775 ,  H01L29/42356 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成多个伪栅极。伪栅极沿着第一轴延伸。该方法包括在伪栅极上方形成掩模层。掩模层限定沿着不同于第一轴的第二轴延伸的伸长开口。开口暴露出伪栅极的第一部并保护伪栅极的第二部。开口的尖端部的宽度大于开口的非尖端部的宽度。采用光学邻近校正(OPC)工艺形成掩模层。该方法包括用多个第一金属栅极替换伪栅极的第一部。该方法包括用不同于第一金属栅极的多个第二金属栅极替换伪栅极的第二部。本发明提供了N/P边界效应减小的金属栅极晶体管。

公开(公告)号：CN103066073B

公开(公告)日：2016-01-13

申请号：CN201210093769.3

申请日：2012-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱鸣 ,  林慧雯 ,  庄学理 ,  杨宝如 ,  黄渊圣 ,  陈嘉仁 ,  陈昭成

IPC: H01L27/092 ,  H01L29/49 ,  H01L21/8238

CPC classification number: H01L29/66545 ,  H01L21/28088 ,  H01L21/823437 ,  H01L21/82345 ,  H01L21/823475 ,  H01L21/823481 ,  H01L29/42376 ,  H01L29/4966

Abstract: 本发明涉及集成电路制造，并且更具体地涉及的是金属栅极结构。CMOS半导体器件的一种示例性结构包括：包括邻近P有源区域和N有源区域并且将其分隔开的隔离区域的衬底；位于P有源区域上方并且在隔离区域上方延伸的P金属栅电极，其中，P金属栅电极包括P功函金属以及位于P功函金属和衬底之间的含氧TiN层；以及位于N有源区域上方并且在隔离区域上方延伸的N金属栅电极，其中，N金属栅电极包括N功函金属以及位于N功函金属和衬底之间的富氮TiN层，其中，在隔离区域上方，富氮TiN层与含氧TiN层相连接。本发明还提供了一种半导体器件的金属栅极结构。