-
公开(公告)号：CN107564814B
公开(公告)日：2020-11-10
申请号：CN201610503033.7
申请日：2016-06-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/423 , H01L29/739
Abstract: 一种制作功率半导体的方法，包括：步骤一、在衬底上形成第一预设厚度的半导体层；步骤二、对第一预设厚度的半导体层进行刻蚀，得到第一目标台面；步骤三、在第一目标台面上形成第二多晶硅层；步骤四、在第二多晶硅层上继续形成半导体层，并对最终形成的半导体层进行刻蚀，得到第二目标台面，从而形成栅氧化层；步骤五、在第二目标台面上形成第一多晶硅层。利用该方法制作得到的功率半导体器件的栅氧化层内部形成有浮空多晶硅层，因此在栅氧化层内部形成了场板结构，提高了器件的耐压性能，使得增强型载流子层的掺杂浓度及元胞之间的距离可以进一步增大，减小了器件的基区电阻及JFET区电阻，从而降低了通态压降，并实现了通态压降与耐压的良好折中。
-
公开(公告)号：CN111244151B
公开(公告)日：2023-06-23
申请号：CN201811444411.4
申请日：2018-11-29
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。
-
公开(公告)号：CN111128725B
公开(公告)日：2023-05-30
申请号：CN201811273209.X
申请日：2018-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/167
-
公开(公告)号：CN111128900B
公开(公告)日：2021-06-08
申请号：CN201811275230.3
申请日：2018-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L23/29 , H01L29/739 , H01L21/56
Abstract: 本申请提供了一种IGBT芯片子单元封装结构及其制造方法，该封装结构包括IGBT芯片、设置在该IGBT芯片上的栅极、分别与该IGBT芯片的上表面发射极和下表面集电极电连接的上钼片和下钼片以及封装器，其中，在上表面发射极上沿着该IGBT芯片的终端区涂覆有硅橡胶。通过本申请的封装结构及其制造方法，能够对该IGBT芯片终端结构进行钝化保护，避免了外界因素对芯片终端的污染而引起电击穿，提高了芯片的耐压性和长期工作的可靠性。
-
公开(公告)号：CN114200275B
公开(公告)日：2024-05-14
申请号：CN202010898622.6
申请日：2020-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: G01R31/26
Abstract: 本说明书实施例提供一种碳化硅MOSFET器件高温栅偏试验方法及系统，包括：利用阈值电压测试装置测试至少一组待测器件的初始阈值电压值；利用高温栅偏测试装置对待测器件进行三种驱动电压条件下的高温栅偏测试；三种驱动电压分别为+20V/0V，+20V/‑5V和+20V/‑10V；在高温栅偏测试过程中，于不同的时间点利用阈值电压测试装置测试待测器件的当前阈值电压值，得到不同时间点对应的阈值电压值；高温栅偏测试结束，根据初始阈值电压值和不同时间点对应的阈值电压值，对阈值电压退化特性进行分析。本说明书充分考虑器件的实际工况，能够对碳化硅MOSFET器件进行全面的可靠性试验。
-
Patent Agency Ranking
公开(公告)号：CN111129131B
公开(公告)日：2023-09-05
申请号：CN201811277094.1
申请日：2018-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/10 , H01L29/06
Abstract: 本发明涉及一种平面栅IGBT器件，涉及半导体功率器件技术领域，用于解决现有技术中关断损耗较大的技术问题。本发明的平面栅IGBT器件，包括第一关断通路和第二关断通路，由于第一关断通路和第二关断通路是IGBT关断过程中载流子抽取的通道，因此通过增加一条额外的关断通路，从而提高了抗闩锁能力，因此既可缩短关断时间，也可增大可关断电流，从而减少关断损耗。
-
公开(公告)号：CN111129130B
公开(公告)日：2023-09-05
申请号：CN201811276601.X
申请日：2018-10-30
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/10 , H01L29/06 , H01L29/423
Abstract: 本发明提供的一种沟槽栅IGBT器件，该沟槽栅IGBT器件包括第一关断通路和第二关断通路，第一关断通路和第二关断通路均为IGBT关断过程中载流子抽取的通道，相对于现有技术新增了一条额外的关断通路，新增的关断通路和原关断通路同时工作能够加快对漂移区的载流子的抽取，使载流子快速复合，提高了抗闩锁能力，缩短了关断时间，同时也增大了可关断电流。
-
公开(公告)号：CN114200275A
公开(公告)日：2022-03-18
申请号：CN202010898622.6
申请日：2020-08-31
Applicant: 株洲中车时代半导体有限公司
IPC: G01R31/26
Abstract: 本说明书实施例提供一种碳化硅MOSFET器件高温栅偏试验方法及系统，包括：利用阈值电压测试装置测试至少一组待测器件的初始阈值电压值；利用高温栅偏测试装置对待测器件进行三种驱动电压条件下的高温栅偏测试；三种驱动电压分别为+20V/0V，+20V/‑5V和+20V/‑10V；在高温栅偏测试过程中，于不同的时间点利用阈值电压测试装置测试待测器件的当前阈值电压值，得到不同时间点对应的阈值电压值；高温栅偏测试结束，根据初始阈值电压值和不同时间点对应的阈值电压值，对阈值电压退化特性进行分析。本说明书充分考虑器件的实际工况，能够对碳化硅MOSFET器件进行全面的可靠性试验。
-
公开(公告)号：CN111239576B
公开(公告)日：2021-08-10
申请号：CN201811445962.2
申请日：2018-11-29
Applicant: 株洲中车时代半导体有限公司
IPC: G01R31/26
Abstract: 本发明公开了一种基于功率损耗线性控制的恒定功率循环测试电路及方法，该恒定功率循环测试电路包括恒流源、第一和第二待测半导体功率器件、第一和第二驱动单元、第一和第二温控单元、电压测量与存储单元。本发明还提供了基于该恒定功率循环测试电路的测试方法。本发明的恒定功率循环测试电路和测试方法可以使待测功率器件的结温度摆幅仅与导通时间成单一的正比例关系，简化了功率循环测试的控制方法，消除了待测功率器件在长期功率循环测试当中结温度不可精确控制的问题。
-
公开(公告)号：CN108538912B
公开(公告)日：2021-02-12
申请号：CN201810425729.1
申请日：2018-05-07
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.032 seconds)
