-
公开(公告)号：CN113053746A
公开(公告)日：2021-06-29
申请号：CN201911374549.6
申请日：2019-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L21/263 , H01L29/739
Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的背面减薄至第一厚度；S3.在所述步骤S2得到的晶圆的背面形成缓冲层；S4.将步骤S3得到的晶圆的背面减薄至最终厚度；S5.在步骤S4得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险，降低碎片率；且从背面进行质子注入可以避免对IGBT的正面结构造成损伤，从而提高产品质量。
-
公开(公告)号：CN114220852B
公开(公告)日：2025-04-18
申请号：CN202111536522.X
申请日：2021-12-15
Applicant: 株洲中车时代半导体有限公司
Abstract: 本发明提供的栅极总线结构及沟槽栅芯片，所述栅极总线结构包括：形成于第一导电类型的漂移区上方的具有第二导电类型的阱区，阱区与元胞区延伸出的元胞区沟槽相交，且阱区内形成有多条与元胞区沟槽方向成设定角度的栅极总线沟槽，以缓解沟槽栅芯片的翘曲；形成于阱区上方的绝缘层；以及形成于绝缘层上方的栅极信号传导层。通过在阱区内引入了与元胞区沟槽成一定角度的多条栅极总线沟槽，可以有效缓解沟槽栅芯片在加工过程中带来的翘曲，且制备流程与原流程完全兼容，对原有工艺无影响，容易实现。
-
公开(公告)号：CN119050156A
公开(公告)日：2024-11-29
申请号：CN202411278696.4
申请日：2024-09-12
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L27/07 , H01L29/872 , H01L21/336 , H01L21/28
Abstract: 本发明涉及一种SiC MOSFET结构及其制造方法，所述SiC MOSFET结构的元胞包括：从下到上依次设置的N+衬底、N‑外延层、P肼区和N+区；延伸到N‑外延层内的至少1个沟槽，每个沟槽具有相对的侧壁和底部；位于N‑外延层内的所述沟槽的侧壁和底部具有P+注入区；所述沟槽内表面设置有栅氧层和栅极，所述栅极包括两部分，背离N‑外延层方向的栅极部分的宽度大于靠近N‑外延层方向的栅极部分的宽度；所述栅氧层和栅极的上方设置有层间介质；位于沟槽两端且位于N+区的上方设置有源极区；所述层间介质和源极区上方设置有源极；本发明降低栅漏寄生电容CGD，提高开关特性，降低功耗，提高芯片可靠性。
-
Patent Agency Ranking
公开(公告)号：CN115985953A
公开(公告)日：2023-04-18
申请号：CN202211689631.X
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331 , H02M1/00
Abstract: 本公开提供一种半导体器件及其制备方法、电力变换装置。半导体器件包括：半导体层，具有彼此相对的第一侧表面和第二侧表面，在第一侧表面上沿第一方向交替设置第一沟槽第二沟槽组，第二沟槽组包括1个第二沟槽或者包括沿第一方向排列的多个第二沟槽，第一沟槽和第二沟槽均沿第二方向延伸，第一方向与第二方向平行于半导体层所处平面且彼此相交，与第一沟槽相邻的第二沟槽包括沿第二方向延伸的主体区域以及从主体区域朝向相邻第一沟槽方向凸出的枝节区域，主体区域同侧的枝节区域间隔设置，半导体层包括与第一沟槽相连的源区，源区位于第一沟槽与第二沟槽的枝节区域之间；栅极结构；假栅极结构；第一电极；层间介质层；第二电极。
-
公开(公告)号：CN113053746B
公开(公告)日：2024-07-09
申请号：CN201911374549.6
申请日：2019-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L21/263 , H01L29/739
Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的背面减薄至第一厚度；S3.在所述步骤S2得到的晶圆的背面形成缓冲层；S4.将步骤S3得到的晶圆的背面减薄至最终厚度；S5.在步骤S4得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险，降低碎片率；且从背面进行质子注入可以避免对IGBT的正面结构造成损伤，从而提高产品质量。
-
公开(公告)号：CN116053311A
公开(公告)日：2023-05-02
申请号：CN202211688584.7
申请日：2022-12-27
Applicant: 株洲中车时代半导体有限公司
IPC: H01L29/423 , H01L29/739 , H01L21/331
Abstract: 本发明提供一种沟槽栅IGBT器件及其制造方法、电子设备，该沟槽栅IGBT器件包括：N阱、P阱、多晶硅栅极层和深能级施主掺杂层；P阱设置于N阱上，P阱和N阱开设有若干沟槽，多晶硅栅极层设置于各沟槽内；深能级施主掺杂层设置于各沟槽的底部，且深能级施主掺杂层与各沟槽的底部连接。在部分高结温极限工况下，特定掺杂浓度的深能级施主掺杂层的杂质可以起到复合中心的作用，释放电子与空穴复合，降低沟槽底部附近空穴浓度。在高结温时，深能级施主掺杂层费米能级下降到杂质能级以下，杂质自动电离产生大量电子，与空穴复合，降低空穴浓度，抑制电场峰形成，避免电场、结温正循环造成器件失效。
-
公开(公告)号：CN113035711A
公开(公告)日：2021-06-25
申请号：CN201911356279.6
申请日：2019-12-25
Applicant: 株洲中车时代半导体有限公司
IPC: H01L21/331 , H01L21/67
Abstract: 本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；S3.将步骤S2得到的晶圆的背面减薄；S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在背面减薄之后，无需炉管退火等高温工艺，可有效降低薄片的应力及翘曲度，从而大幅降低碎片风险。
-
公开(公告)号：CN216210476U
公开(公告)日：2022-04-05
申请号：CN202122746352.X
申请日：2021-11-10
Applicant: 株洲中车时代半导体有限公司
IPC: G03F7/20
Abstract: 本实用新型涉及一种用于背面曝光的静电载片，包括装载晶圆的载板，所述载板上设置有通孔，晶圆上设置有标记，所述通孔的位置和标记的位置相对应，所述通孔的中心位置和背面对准镜头中心位置的距离不大于背面对准镜头和载板中心位置距离的15％，所述通孔的内切圆的直径大于背面对准镜头直径，本实用新型可以实现带载片对产品晶圆进行背面曝光，不需要对晶圆进行二次键合，也不需要使用特殊的透明的载板，可以直接使用背面对准镜头对圆晶背面进行曝光，极大的节省了加工的时间和费用成本。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.029 seconds)
