一种支持多种速率的自适应型1553B总线编解码方法

    公开(公告)号:CN120011291A

    公开(公告)日:2025-05-16

    申请号:CN202510161125.0

    申请日:2025-02-13

    Abstract: 本发明属于集成电路领域,公开了一种支持多种速率的自适应型1553B总线编解码方法,该1553B总线编码方法包括:编码器根据三位模式配置寄存器的CFG 3bit值进行速率自适应模式选择,所述自适应模式包括两种速率自适应模式、三种速率自适应模式;获取两种速率自适应模式需编码起始消息高5位的十进制数,读取第一组32位寄存器该10进制数对应位的值;若第一组32位寄存器该10进制数对应位的值为0,输出两种速率自适应模式中低速总线速率,否则输出两种速率自适应模式中高速总线速率;解决现有技术中两种或三种不同速率的1553B总线传输需要多种器件和多套独立的1553B总线线缆实现传输的要求,存在占用PCB布局面积大、系统复杂度提升、浪费线缆资源、功耗大的技术问题。

    一种数据传输处理方法及相关设备

    公开(公告)号:CN119966933A

    公开(公告)日:2025-05-09

    申请号:CN202510212511.8

    申请日:2025-02-25

    Abstract: 本发明公开了一种数据传输处理方法及相关设备,旨在于克服现有技术千兆以太网控制器及交换器无法从万兆以太网接收数据的不足。该方法通过XGMII接口接收万兆以太网数据并写入缓存,利用第一状态机控制数据写入指定缓存块,再通过第二状态机控制缓存读取操作,从缓存块中读取数据并进行重组后输出至GMII接口。在数据重组过程中,对数据的大小端格式进行重新定义,以确保与目标设备的要求一致。该方法及相关设备有效解决了不同速率以太网设备之间的链路层数据传输协议和接口标准的适配问题,提高了以太网设备应用的灵活性和扩展性。

    一种对多种以太网接口模式的通用时钟管理系统和方法

    公开(公告)号:CN115694774B

    公开(公告)日:2025-04-08

    申请号:CN202211337852.0

    申请日:2022-10-28

    Abstract: 本发明公开了一种对多种以太网接口模式的通用时钟管理系统和方法,包括PLL模块、Devider模块、MUX_1模块、MUX_2模块、MAC模块、MUX_3模块、MUX_4模块、MUX_6模块、MUX_7模块;通过对各种接口模式下时钟信号进行复用以及设置双向管脚,从而减少了信号数量;通过对接收和发送通路进行分离,使接口更加清晰;用户只需要根据自己的需求选择端口模式及工作频率,该结构会自动切换到与其适配的时钟频率;通用时钟管理方法有效解决了时钟结构复杂、接口信号多、用户不易使用的问题;同时通过对RGMII接口两种工作模式下时钟路径和数据路径的分离,保证了物理实现时序的收敛性。

    一种低功耗CMOS图像传感器结构及其实现方法

    公开(公告)号:CN114885108B

    公开(公告)日:2025-03-07

    申请号:CN202210550326.6

    申请日:2022-05-20

    Abstract: 本发明公开了一种低功耗CMOS图像传感器结构及其实现方法,包括像元阵列、采样放大单元、比较单元、DAC码值产生器、DAC斜坡产生器、寄存处理单元和输出电路单元;对像元阵列的模拟信号采样放大后得到输入信号,将其传输至比较单元一输入端,DAC码值产生器的数字码值传输至DAC斜坡产生器,将斜坡信号传输至比较单元另一输入端,斜坡信号大于输入信号时,比较单元产生翻转信号,寄存处理单元存储此时的数字码值,对其进行处理后,将结果输出。码值产生器兼具数码产生和计数功能,避免传统计数器在A/D转换时产生大量翻转和计数,有效降低图像传感器整体功耗和由于高功耗而产生的热量聚集现象,提升了温度敏感型图像传感器性能。

    一种支持多操作系统的并行编译器编译方法及系统

    公开(公告)号:CN119440538A

    公开(公告)日:2025-02-14

    申请号:CN202411584312.1

    申请日:2024-11-07

    Abstract: 本发明公开了一种支持多操作系统的并行编译器编译方法及系统,通过获取并行编译文件,可以充分利用多处理器或多核系统的优势,同时处理多个编译任务,大大缩短编译时间。并行编译能够显著提高大型文件的编译速度,尤其是对于复杂的软件项目,能够加速开发周期,提高开发效率。对主函数节点进行变换并结合并行编译参数生成对应操作系统接口的AST树节点,然后将其插入AST树进行节点变换操作,这使得编译后的文件能够在多个操作系统上运行。这种方法打破了不同操作系统之间的壁垒,开发者无需为每个操作系统单独编写和维护不同版本的代码,降低了开发和维护成本。该方法允许根据不同的并行编译参数进行调整,适应各种编译需求。

    一种PCIe系统中串行热插拔控制器的实现方法

    公开(公告)号:CN118860937A

    公开(公告)日:2024-10-29

    申请号:CN202411007279.6

    申请日:2024-07-25

    Abstract: 本发明公开了一种PCIe系统中串行热插拔控制器的实现方法,分为三个过程,分别为:配置过程、板卡插入过程、板卡移除过程,包括串行热插拔寄存器模块、寄存器控制模块、解析转换模块、I2C控制器模块、信号分析模块、板卡插入模块、板卡拔出模块;配置过程由串行热插拔专用寄存器模块、寄存器控制模块、解析转换模块、I2C控制器模块和信号分析模块实现;板卡插入模块和板卡拔出模块分别实现PCIe板卡的插入和移除。本发明解决了热插拔控制器个数单一、实现困难、应用不灵活的问题,大大节约了板卡热插入和热拔出的时间。

    一种自适应像素级高动态CMOS图像传感器及其实现方法

    公开(公告)号:CN114979522B

    公开(公告)日:2024-09-27

    申请号:CN202210550325.1

    申请日:2022-05-20

    Abstract: 本发明公开了一种自适应像素级高动态CMOS图像传感器及其实现方法,由像素阵列输出光电信号,将光电信号分别输入至列级ADC读出电路和像素级ADC电路;列级ADC读出电路中的比较器分别接收光电信号和斜坡信号,比较结果通过计数器传输至数据合成器;像素级ADC电路中的比较单元分别接收光电信号和参考信号,比较结果通过寄存器单元处理后,分别输送至控制单元和数据合成器,控制单元生成控制时长数据并将其反馈至像素阵列,数据合成器中产生最终结果输出。将像素级ADC电路的高实时性特点和列级ADC读出电路的高精度特点有机结合,由数据合成器输出最终结果,在光线快速变化时,实现高动态成像需求。

    一种用于提高同步IO并行访问效率的加速结构和方法

    公开(公告)号:CN118642996A

    公开(公告)日:2024-09-13

    申请号:CN202410691508.4

    申请日:2024-05-30

    Abstract: 本发明公开了一种用于提高同步IO并行访问效率的加速结构和方法,包括寄存器REG1、寄存器REG2、多路选择器MUX和二分频器;内部高频时钟CLK2A经过二分频器产生输出外部的CLK时钟,CLK时钟将作为控制信号用于相移控制;状态机和访问时序产生的控制信号经由寄存器REG1产生,控制信号与寄存器REG2反馈回的延迟控制信号经过多路选择器MUX进入寄存器REG2,多路选择器MUX由CLK时钟的极性控制;访问时序包括普通模式和快速模式;普通模式时序规整适用于所有不同位宽的外设;快速模式通过预取的方式提高之后连续访问场景下的读效率;通过将片内互联总线的访问时序快速转换为外部同步IO时序,达到与片内总线访问相应的速度。

    一种通用型PWM数字信号发生装置及控制方法

    公开(公告)号:CN118611629A

    公开(公告)日:2024-09-06

    申请号:CN202410691743.1

    申请日:2024-05-30

    Abstract: 本发明公开了一种通用型PWM数字信号发生装置及控制方法,基于时基计数模块TB产生计数状态指示信号后,动作限定模块AQ基于指示信号生成两个通道的基础PWM波形,支持2路PWM输出,死区控制模块DB基于两个通道输出波形产生带死区的信号对,支持双沿对称操作,支持独立的上升下降沿死区延迟控制,斩波控制模块PC基于信号对输出斩波波形,支持高频载波信号的斩波功能。最后结合事件触发模块ET和数字比较模块DC,实现中断事务及PWM信号的统一管理。本发明提出的装置突出模块化和层次化,简单的波形可通过单一模块直接实现,复杂波形可通过对基础波形和标志信号进行合理的组合叠加来实现,能够解决现有技术存在的问题。

Patent Agency Ranking