-
公开(公告)号：CN114003362B
公开(公告)日：2024-03-19
申请号：CN202111277242.1
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: G06F9/48
Abstract: 本发明公开了一种多维度动态中断聚合方法、系统、设备及存储介质，当控制器接收到或发送完一个数据帧时，多阈值机制和定时器机制会同时启动并进行中断聚合的判断；在得到上述两项判断结果后，分别与写回阈值、预取阈值和BD不足阈值进行比较；在下一次中断产生之前，若控制器又接收到或发送完一个数据帧时，相对时间定时器清零并重新计时，而绝对时间定时器继续计时；当相对时间定时器或绝对时间定时器超时时，若控制器当前未进行数据收发，则产生中断，否则待当前数据收发完成后，产生中断；产生中断后，相对时间定时器、绝对时间定时器均清零，在此之后控制器第一次接收到或发送完一个数据帧时，两个定时器又同时启动，如此循环。
-
公开(公告)号：CN115118679B
公开(公告)日：2023-09-26
申请号：CN202210762475.9
申请日：2022-06-30
Applicant: 西安微电子技术研究所
IPC: H04L47/6275
Abstract: 本发明属于计算机通信及网络领域，具体涉及一种针对以太网交换器管理帧的快速转发系统。当交换器管理端口输入数据帧时，解析器首先通过opcode码进行快速识别，转发控制逻辑在收到管理帧标识信号后优先进行索引查询，不再需要和其它端口的输入数据参与轮询，从而能够快速产生转发结果；在输出端口，通过设置优先级最高的专用队列，使管理帧能够优先输出；这种方法避免了管理帧在输入端口、转发控制与输出端口的仲裁排队，大大缩短了管理帧的交换延迟，从而实现了对网络的及时管理，具有很高的工程应用价值。
-
公开(公告)号：CN114531488B
公开(公告)日：2024-01-26
申请号：CN202111275730.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: H04L67/568 , H04L47/12 , H04L47/24 , H04L47/215
Abstract: 本发明公开了一种面向以太网交换器的高效缓存管理系统，通过队列管理模块对缓存管理模块进行划分，对缓存空间进行划分，利用入口控制模块控制监视入端口CoS队列的缓存使用情况，对接收的数据包进行流分类并根据分类结果放入不同的CoS队列，并且实现端口和队列的流控及拥塞处理，对动态管理实现了缓存的合理使用，通过双链表管理技术实现了出口队列的管理，本发明不需要二次缓存数据包，节省了存储资源，减小了交换延迟，通过流分类、流量监管和整形及拥塞管理，保证了服务质量。
-
公开(公告)号：CN114531488A
公开(公告)日：2022-05-24
申请号：CN202111275730.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: H04L67/568 , H04L47/12 , H04L47/24 , H04L47/215
Abstract: 本发明公开了一种面向以太网交换器的高效缓存管理系统，通过队列管理模块对缓存管理模块进行划分，对缓存空间进行划分，利用入口控制模块控制监视入端口CoS队列的缓存使用情况，对接收的数据包进行流分类并根据分类结果放入不同的CoS队列，并且实现端口和队列的流控及拥塞处理，对动态管理实现了缓存的合理使用，通过双链表管理技术实现了出口队列的管理，本发明不需要二次缓存数据包，节省了存储资源，减小了交换延迟，通过流分类、流量监管和整形及拥塞管理，保证了服务质量。
-
公开(公告)号：CN109861931B
公开(公告)日：2020-11-06
申请号：CN201910075688.2
申请日：2019-01-25
Applicant: 西安微电子技术研究所
IPC: H04L12/933 , H04L12/935 , H04L12/861
Abstract: 本发明公开了一种高速以太网交换芯片的存储冗余系统，包括依次电连接的若干收发器模块、GMAC模块和数据缓存模块；若干GMAC模块均与控制单元相交互；控制单元分别与转发端口判定模块、管理单元以及帧解析模块相交互；帧解析模块通过地址管理模块和VLAN管理模块与转发端口判定模块相交互；本发明克服了芯片存储空间无限增大的需求，在不明显增加芯片面积的情况下，解决了端口的阻塞引起整个芯片瘫痪的风险，降低了芯片成本，保证了交换数据的有效转发。本发明存储冗余设计电路结构有效解决了端口的阻塞引起整个芯片瘫痪的风险，保证了交换数据的有效转发。
-
Patent Agency Ranking
公开(公告)号：CN114448780B
公开(公告)日：2023-06-20
申请号：CN202210101289.0
申请日：2022-01-27
Applicant: 西安微电子技术研究所
IPC: H04L41/0654 , H04L43/0811 , H04L43/0817 , H04L43/0823 , H04L1/1829 , G06F13/42 , G06F13/28
Abstract: 本发明公开了一种基于pcie接口的以太网控制器异常处理系统和方法，包括DMA控制模块、master接口中断状态控制信息模块、BD控制信息模块、mwr模块和slave接口中断状态控制信息模块；能够及时的对故障状态进行诊断、现场记录及告知主机；提供的两种处理机制不仅能够避免复位引起的时间开销，同时也能够保证在链路恢复后，数据帧的完整性和正确性。
-
公开(公告)号：CN115694774A
公开(公告)日：2023-02-03
申请号：CN202211337852.0
申请日：2022-10-28
Applicant: 西安微电子技术研究所
IPC: H04L7/027
Abstract: 本发明公开了一种对多种以太网接口模式的通用时钟管理系统和方法，包括PLL模块、Devider模块、MUX_1模块、MUX_2模块、MAC模块、MUX_3模块、MUX_4模块、MUX_6模块、MUX_7模块；通过对各种接口模式下时钟信号进行复用以及设置双向管脚，从而减少了信号数量；通过对接收和发送通路进行分离，使接口更加清晰；用户只需要根据自己的需求选择端口模式及工作频率，该结构会自动切换到与其适配的时钟频率；通用时钟管理方法有效解决了时钟结构复杂、接口信号多、用户不易使用的问题；同时通过对RGMII接口两种工作模式下时钟路径和数据路径的分离，保证了物理实现时序的收敛性。
-
公开(公告)号：CN115118679A
公开(公告)日：2022-09-27
申请号：CN202210762475.9
申请日：2022-06-30
Applicant: 西安微电子技术研究所
IPC: H04L47/6275
Abstract: 本发明属于计算机通信及网络领域，具体涉及一种针对以太网交换器管理帧的快速转发系统。当交换器管理端口输入数据帧时，解析器首先通过opcode码进行快速识别，转发控制逻辑在收到管理帧标识信号后优先进行索引查询，不再需要和其它端口的输入数据参与轮询，从而能够快速产生转发结果；在输出端口，通过设置优先级最高的专用队列，使管理帧能够优先输出；这种方法避免了管理帧在输入端口、转发控制与输出端口的仲裁排队，大大缩短了管理帧的交换延迟，从而实现了对网络的及时管理，具有很高的工程应用价值。
-
公开(公告)号：CN114003362A
公开(公告)日：2022-02-01
申请号：CN202111277242.1
申请日：2021-10-29
Applicant: 西安微电子技术研究所
IPC: G06F9/48
Abstract: 本发明公开了一种多维度动态中断聚合方法、系统、设备及存储介质，当控制器接收到或发送完一个数据帧时，多阈值机制和定时器机制会同时启动并进行中断聚合的判断；在得到上述两项判断结果后，分别与写回阈值、预取阈值和BD不足阈值进行比较；在下一次中断产生之前，若控制器又接收到或发送完一个数据帧时，相对时间定时器清零并重新计时，而绝对时间定时器继续计时；当相对时间定时器或绝对时间定时器超时时，若控制器当前未进行数据收发，则产生中断，否则待当前数据收发完成后，产生中断；产生中断后，相对时间定时器、绝对时间定时器均清零，在此之后控制器第一次接收到或发送完一个数据帧时，两个定时器又同时启动，如此循环。
-
公开(公告)号：CN115694774B
公开(公告)日：2025-04-08
申请号：CN202211337852.0
申请日：2022-10-28
Applicant: 西安微电子技术研究所
IPC: H04L7/027
Abstract: 本发明公开了一种对多种以太网接口模式的通用时钟管理系统和方法，包括PLL模块、Devider模块、MUX_1模块、MUX_2模块、MAC模块、MUX_3模块、MUX_4模块、MUX_6模块、MUX_7模块；通过对各种接口模式下时钟信号进行复用以及设置双向管脚，从而减少了信号数量；通过对接收和发送通路进行分离，使接口更加清晰；用户只需要根据自己的需求选择端口模式及工作频率，该结构会自动切换到与其适配的时钟频率；通用时钟管理方法有效解决了时钟结构复杂、接口信号多、用户不易使用的问题；同时通过对RGMII接口两种工作模式下时钟路径和数据路径的分离，保证了物理实现时序的收敛性。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.027 seconds)
