公开(公告)号：CN117573605A

公开(公告)日：2024-02-20

申请号：CN202311489879.6

申请日：2023-11-09

Applicant: 西安微电子技术研究所

Inventor： 罗敏涛 ,  赵翠华 ,  黄九余 ,  娄冕 ,  黄巾 ,  李海松 ,  李磊 ,  张斌 ,  许霁航 ,  杨靓

IPC: G06F15/78

Abstract: 本发明公开了一种基于CORTEX‑R4架构的SoC结构，包括系统处理器、EMIF1控制器、EMIF2控制器、管脚复用控制模块IOMAX和若干个功能外设模块；系统处理器为CORTEX‑R4处理器内核；系统处理器和若干个功能外设模块集成在片内总线系统BUS MATRIX上；系统处理器的TCM地址空间三套接口的ATCM、B0TCM和B1TCM分别外接片内FLASH模块、EMIF1控制器和片内SRAM存储器；EMIF2控制器支持大容量存储器的访问控制，EMIF2控制器的引脚EMIF2IO和EMIF1控制器的引脚EMIF1IO均通过管脚复用控制模块IOMAX控制，EMIF2控制器和EMIF1控制器的对外引脚为EMIF IO MUX；外部引脚MODE输入给管脚复用控制模块IOMAX，决定模块内部寄存器MODE REG的复位值，MODE REG复位后通过片内总线接口进行配置。

公开(公告)号：CN113946479A

公开(公告)日：2022-01-18

申请号：CN202111275747.4

申请日：2021-10-29

Applicant: 西安微电子技术研究所

Inventor： 许霁航 ,  杨靓 ,  黄巾 ,  娄冕 ,  赵翠华 ,  张海金 ,  李磊 ,  朱青

IPC: G06F11/22 ,  G06F11/263 ,  G06F30/34

Abstract: 本发明公开了一种基于RISC‑V调试协议的Trigger链长度限制结构及其方法，定义Trigger序列中Trigger数量为n，n≥1，将Trigger按顺序编号为1、2、…，n，Trigger链长度上限为m，1≤m≤n；定义D触发器Trigger_i_chain为编号i的Trigger的链配置信号寄存器，输出为链配置信号chain_i，表示Trigger是否与后继Trigger相链接，为高电平表示该Trigger与后继Trigger链接有效，为低电平表示Trigger与后继Trigger链接无效。本发明实现方法明确，逻辑简单，信号延迟低。

公开(公告)号：CN118605947A

公开(公告)日：2024-09-06

申请号：CN202410754771.3

申请日：2024-06-12

Applicant: 西安微电子技术研究所

Inventor： 赵翠华 ,  黄巾 ,  杨靓 ,  黄九余 ,  许霁航 ,  朱青 ,  李磊 ,  娄冕

IPC: G06F9/38 ,  G06F9/30

Abstract: 本发明公开了一种支持异常嵌套的RISC‑V处理器、容错系统和方法，基于RISC‑V处理器支持的嵌套层数N，N≥1，RISC‑V处理器内设置有嵌套层数指示寄存器mhier，嵌套层数指示寄存器mhier最大数值为N，最小值为0，嵌套层数指示寄存器mhier每位数值均配套设置有一套mcause、mepc、mstatus、mtval以及用户自定义与异常相关寄存器。能够支持处理器中异常的嵌套，嵌套次数可根据应用需求进行设计实现。