一种图像传感器芯片级ADC修调系统

    公开(公告)号:CN113873184B

    公开(公告)日:2023-10-17

    申请号:CN202111277411.1

    申请日:2021-10-29

    Abstract: 本发明公开了一种图像传感器芯片级ADC修调系统,包括修调控制模块和修调预写入模块,修调控制模块连接修调预写入模块,修调控制模块用于输出控制信号给修调预写入模块,修调预写入模块的修调输出连接到ADC模块的控制端,与ADC模块的各待修正模块连接,用于输出修调控制信号,针对系统修调预写入、电容失配修调、功耗修调和误差修调,可有效弥补工艺偏差失配、工艺角偏离等因素引起的性能参数下降和功耗超差、提升ADC的关键动态和静态参数,具有很高的实用性。

    一种自适应抗单粒子翻转的D触发器

    公开(公告)号:CN110311660B

    公开(公告)日:2023-02-24

    申请号:CN201910592627.3

    申请日:2019-07-03

    Abstract: 本发明公开了一种自适应抗单粒子翻转的D触发器,D触发器有时钟信号输入端C和数据信号输入端D,第一输出端Q和第二输出端QN;时钟输入电路的输入端与时钟信号输入端C连接,输出端分别与开关控制RC滤波结构型主锁存器和开关控制RC滤波结构型从锁存器连接;SEU监测电路分别与开关控制RC滤波结构型主锁存器及开关控制RC滤波结构型从锁存器连接;开关控制RC滤波结构型主锁存器电路分别与数据信号输入端D和开关控制RC滤波结构型从锁存器连接;开关控制RC滤波结构型从锁存器与输出电路连接;输出电路还分别连接第一输出端Q及第二输出端QN。本发明具有良好的单粒子加固能力,并克服了加固触发器不能应用于高速无辐照环境的局限性。

    一种用于CMOS图像传感器的ADC固有噪声分析方法

    公开(公告)号:CN112422955B

    公开(公告)日:2022-08-12

    申请号:CN202011166168.1

    申请日:2020-10-27

    Abstract: 本发明公开了一种用于CMOS图像传感器的ADC固有噪声分析方法,属于仿真分析领域。一种用于CMOS图像传感器的ADC固有噪声分析方法,包括以下步骤:1)对ADC比较器的翻转进行仿真分析,得出翻转区间偏移;2)计算所述翻转区间偏移分布在ADC计数器的一个时钟周期内的概率和跨越多个时钟周期的概率,并计算由此而引起的CMOS图像传感器噪声电压;3)将所述CMOS图像传感器噪声电压和对应的概率相乘,得到由ADC固有噪声引起的CMOS图像传感器噪声的计算值。本发明的分析方法,确定了由ADC固有噪声而引起CMOS图像传感器的整体噪声,在设计阶段有利于明确设计值是否满足设计要求,为噪声设计改进提供依据。

    一种用于收发器的高耐压抗静电结构

    公开(公告)号:CN114050155A

    公开(公告)日:2022-02-15

    申请号:CN202111264689.5

    申请日:2021-10-28

    Abstract: 本发明提供一种用于收发器的高耐压抗静电结构,多个对应端口两侧均连接有高耐压二极管结构,端口均为仅一侧导通高耐压二极管结构的阳极,形成多个对应端口线路组,且每个对应端口线路组至少形成两条放电通道;通过反偏二极管和正偏二级管的组合,端口到端口之间至少存在两条放电通道,大幅度减小了单条放电通道的压力,满足超高电压静电放电要求,当端口到端口的其中一条放电通道负荷过重,另外一条放电通道负荷较轻,则均衡放电通道平衡器件被触发,承受电压过大的一侧,通过均衡放电通道平衡器件向负荷较轻的一侧分流,实现双侧均衡放电,双侧均衡放电技术,有效避免了单一通道放电负荷过大而另一通道负荷较小的放电不平衡问题,显著提升器件的抗静电特性。

    一种用于图像传感器的自由亚采样型行逻辑电路及其工作方法

    公开(公告)号:CN111294530B

    公开(公告)日:2022-02-11

    申请号:CN202010100289.X

    申请日:2020-02-18

    Abstract: 本发明属于图像传感器技术领域,公开了一种用于图像传感器的自由亚采样型行逻辑电路及其工作方法。本发明通过开窗译码模块、亚采样状态标识模块、LATCH阵列、全局控制器及成像控制逻辑模块完成对图像传感器像元行的控制;支持多种曝光模式;通过像元阵列的亚采样标识,实现超大规模像元阵列的全面阵自由亚采样;通过地址标识及亚采样指针链的设计,支持开窗范围内的小区域亚采样标记;支持亚采样一键关断;通过时钟门控设计,令亚采样标识与像元成像工作频率不同,实现亚采样快速标定。设计结构简单、配置灵活、适用范围广、支持复用拼接,可应用于不同类型的图像传感器芯片电路。

    一种低功耗CMOS图像传感器结构及其实现方法

    公开(公告)号:CN114885108B

    公开(公告)日:2025-03-07

    申请号:CN202210550326.6

    申请日:2022-05-20

    Abstract: 本发明公开了一种低功耗CMOS图像传感器结构及其实现方法,包括像元阵列、采样放大单元、比较单元、DAC码值产生器、DAC斜坡产生器、寄存处理单元和输出电路单元;对像元阵列的模拟信号采样放大后得到输入信号,将其传输至比较单元一输入端,DAC码值产生器的数字码值传输至DAC斜坡产生器,将斜坡信号传输至比较单元另一输入端,斜坡信号大于输入信号时,比较单元产生翻转信号,寄存处理单元存储此时的数字码值,对其进行处理后,将结果输出。码值产生器兼具数码产生和计数功能,避免传统计数器在A/D转换时产生大量翻转和计数,有效降低图像传感器整体功耗和由于高功耗而产生的热量聚集现象,提升了温度敏感型图像传感器性能。

    一种自适应像素级高动态CMOS图像传感器及其实现方法

    公开(公告)号:CN114979522B

    公开(公告)日:2024-09-27

    申请号:CN202210550325.1

    申请日:2022-05-20

    Abstract: 本发明公开了一种自适应像素级高动态CMOS图像传感器及其实现方法,由像素阵列输出光电信号,将光电信号分别输入至列级ADC读出电路和像素级ADC电路;列级ADC读出电路中的比较器分别接收光电信号和斜坡信号,比较结果通过计数器传输至数据合成器;像素级ADC电路中的比较单元分别接收光电信号和参考信号,比较结果通过寄存器单元处理后,分别输送至控制单元和数据合成器,控制单元生成控制时长数据并将其反馈至像素阵列,数据合成器中产生最终结果输出。将像素级ADC电路的高实时性特点和列级ADC读出电路的高精度特点有机结合,由数据合成器输出最终结果,在光线快速变化时,实现高动态成像需求。

    一种CMOS图像传感器的双模式精细增益配置方法

    公开(公告)号:CN114051107B

    公开(公告)日:2023-09-22

    申请号:CN202111264687.6

    申请日:2021-10-28

    Abstract: 本发明提供一种CMOS图像传感器的双模式精细增益配置装置及方法,可变采样电容阵列输入侧连接采样信号,输出侧连接反馈运算阵列,实现多种倍数的增益补偿,配合可变反馈电容和恒定反馈电容,能够实现1以下倍数的增益补偿,解决了现有增益配置的步进粗和仅支持正向配置的缺陷,实现精细步进增益和正负增益双向调整,根据实际情况增加可变采样电容阵列中开关电容的数量进而能够实现更高倍数的增益补偿,提高了通用性和精度;本方法,满足高质量成像对光线微弱变化的增益校准需求,提出增益校准算法流程,根据图像输出实际灰度值,通过对比本发明中真值表,确定增益校准配置和校准方法,步骤简单,可快速选择需要得可变采样电容阵列,实现增益补偿。

    一种总线的宏节拍和周期生成方法

    公开(公告)号:CN113946535B

    公开(公告)日:2023-09-19

    申请号:CN202111275681.9

    申请日:2021-10-29

    Abstract: 本发明公开了一种总线的宏节拍和周期生成方法,本发明能够生成FlexRay总线中基础的时间uT、MT和时钟周期,并将rate修正值和offset修正值应用到周期长度的修正之中,为FlexRay总线数据的接收和发送提供了时间依据。本发明针对FlexRay总线中的主导冷启动节点和非主导冷启动节点,均可以生成总线的uT、MT和周期,增强了应用的广泛性;本发明针对单通道和双通道,均可以产生uT、MT和周期;本发明将周期分为奇数周期和偶数周期,将rate修正值应用于全周期中;将offset修正值应用于奇数周期中,有效解决了系统纠正值的应用问题。

    一种双像元同时输出高响应率线阵CMOS图像传感器和方法

    公开(公告)号:CN115567787A

    公开(公告)日:2023-01-03

    申请号:CN202211167289.7

    申请日:2022-09-23

    Abstract: 本发明公布了一种双像元同时输出高响应率线阵CMOS图像传感器和方法,包括第一像元阵列和第二像元阵列;第一像元阵列的像元面积大于第二像元阵列的像元面积;第一像元阵列和第二像元阵列连接可编程增益放大器,可编程增益放大器连接列缓冲驱动电路的一端,列缓冲驱动电路的另一端连接多级高速控制开关的一端,多级高速控制开关的另一端连接模拟列逻辑控制电路的一端,模拟列逻辑控制电路的另一端分别连接单斜式列级并行ADC和芯片级pipeline ADC;单斜式列级并行ADC连接数字列逻辑;芯片级pipeline ADC和数字列逻辑均连接多通道高速LVDS接口模块。可简单有效的提升线阵CIS的响应率,且具有其它线阵CIS不具备的双成像功能。

Patent Agency Ranking