-
公开(公告)号：CN118606188A
公开(公告)日：2024-09-06
申请号：CN202410738906.7
申请日：2024-06-07
Applicant: 西安微电子技术研究所
Abstract: 本发明属于嵌入式系统应用领域，公开了一种超长指令字调试方法及相关装置，包括：在反汇编时，获取待反汇编指令并读取待反汇编指令的并发位和执行单元选择位；根据待反汇编指令的执行单元选择位判断待反汇编指令的执行单元，当待反汇编指令是B组执行单元执行时，在待反汇编指令的反汇编显示上增加B组标记符；根据待反汇编指令的并发位判断待反汇编指令是否是并行指令，当待反汇编指令是并行指令时，在待反汇编指令的反汇编显示上增加并行标记符。实现超长指令字的反汇编适配，支持包含VLIW技术的高性能DSP芯片的超长指令字反汇编调试，可以有效帮助芯片开发者及用户定位芯片设计和应用程序开发过程中的问题。
-
公开(公告)号：CN118885381A
公开(公告)日：2024-11-01
申请号：CN202410862678.4
申请日：2024-06-28
Applicant: 西安微电子技术研究所
IPC: G06F11/36
Abstract: 本发明公开了一种调试服务器、多核处理器的调试系统及调试方法，该系统包括：调试主机、仿真器、异构多核目标板；调试主机包括：异构多核GDB和调试服务器；异构多核GDB，发送RSP协议包及调试命令，并实现RSP协议到自定义JTAG协议的转换；调试服务器接收RSP协议包及调试命令，并向仿真器发调试请求，同时将接收仿真器返回的处理结果，并对处理结果进行解析、组装应答帧发送给异构多核GDB；仿真器根据调试请求发送自定义JTAG协议包及命令给异构多核目标板，返回处理结果至调试服务器；异构多核目标板返回处理结果至仿真器。以解决现有技术中所产异构多核处理器所面临的无调试软件使用，无法顺利开展软件开发调试工作的问题，以及存在调试程序复杂、兼容性差等技术问题。
-
公开(公告)号：CN118331585A
公开(公告)日：2024-07-12
申请号：CN202410532080.9
申请日：2024-04-29
Applicant: 西安微电子技术研究所
Abstract: 本发明涉及电子信息技术领域，具体涉及一种用于智能芯片识别的编译器后端编译方法、系统、设备及存储介质；包括以下步骤：筛选出满足合法性要求的深度学习框架对应的计算图；对满足合法性要求的计算图硬件优化；对硬件优化后的计算图进行内存优化；对内存优化后的计算图生成编译后的可执行代码。本发明支持多种前端模型输入在智能芯片上的部署，实现了智能芯片深度学习模型的自动化编译和优化，使用者输入不同的神经网络模型和相关参数信息，编译器后端就会通过分析输入的信息自动生成出不同情况下不同类型数据的结构为基础的指令配置程序，自动将原始数据以设计好的结构定点化和格式化，达到了深度学习程序开发的效率提升与开发过程的简化。
-
公开(公告)号：CN119440538A
公开(公告)日：2025-02-14
申请号：CN202411584312.1
申请日：2024-11-07
Applicant: 西安微电子技术研究所
IPC: G06F8/41
Abstract: 本发明公开了一种支持多操作系统的并行编译器编译方法及系统，通过获取并行编译文件，可以充分利用多处理器或多核系统的优势，同时处理多个编译任务，大大缩短编译时间。并行编译能够显著提高大型文件的编译速度，尤其是对于复杂的软件项目，能够加速开发周期，提高开发效率。对主函数节点进行变换并结合并行编译参数生成对应操作系统接口的AST树节点，然后将其插入AST树进行节点变换操作，这使得编译后的文件能够在多个操作系统上运行。这种方法打破了不同操作系统之间的壁垒，开发者无需为每个操作系统单独编写和维护不同版本的代码，降低了开发和维护成本。该方法允许根据不同的并行编译参数进行调整，适应各种编译需求。
-
-
-
Search Results
4
records
(took 0.038 seconds)
