公开(公告)号：CN104425515A

公开(公告)日：2015-03-18

申请号：CN201410020238.0

申请日：2014-01-16

Applicant: 株式会社东芝

Inventor： 岩本正次

IPC: H01L27/12 ,  H01L27/115 ,  H01L23/538

CPC classification number: H01L25/0657 ,  H01L24/73 ,  H01L25/0652 ,  H01L2224/05553 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供能抑制向控制器和存储芯片之间填充树脂所花费的成本且实现更高速的存储芯片的工作的半导体装置及存储装置。半导体装置（50）具备：基板（1）；控制器芯片（4）；存储芯片（2、3）。在基板（1）形成有布线（5）。控制器芯片具有呈长方形形状的表面（4a）并搭载于基板上。存储芯片（2、3）具有呈方形形状的表面（2a、3a）并在控制器芯片的第一长边（41a）侧排列地搭载于基板上。将沿第一长边的方向设为第一方向时，在控制器芯片的表面沿与第一方向正交的一个第一短边（42a）形成控制器侧第一端子组（43）、沿与第一长边相对的第二长边（41b）形成控制器侧第二端子组（44）。

公开(公告)号：CN103178036B

公开(公告)日：2016-06-29

申请号：CN201210313842.3

申请日：2012-08-29

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  安藤善康 ,  谷本亮 ,  岩本正次 ,  野田真史

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/60 ,  H01L25/16

CPC classification number: H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/10253 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。半导体器件（50）具备：形成有外部连接端子（12）的基板；载置在基板（2）的第一面（2a）上的控制器（4）；配置在控制器（4）的一侧的树脂制的第一间隔件（6a）；隔着控制器（4）而载置在第一间隔件的相反侧的树脂制的第二间隔件（6b）；跨第一间隔件和第二间隔件而载置在第一间隔件和第二间隔件之上的存储芯片（8）；对由存储芯片、第一间隔件、第二间隔件和基板包围的空间（18）以及存储芯片的周围进行密封的树脂模制部（10）。由此，能实现连接控制器和外部连接端子的布线和/或连接控制器和存储芯片的布线的等长化和/或缩短化，并且能抑制产品翘曲。

公开(公告)号：CN103178036A

公开(公告)日：2013-06-26

申请号：CN201210313842.3

申请日：2012-08-29

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  安藤善康 ,  谷本亮 ,  岩本正次 ,  野田真史

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/60 ,  H01L25/16

CPC classification number: H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/10253 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。半导体器件（50）具备：形成有外部连接端子（12）的基板；载置在基板（2）的第一面（2a）上的控制器（4）；配置在控制器（4）的一侧的树脂制的第一间隔件（6a）；隔着控制器（4）而载置在第一间隔件的相反侧的树脂制的第二间隔件（6b）；跨第一间隔件和第二间隔件而载置在第一间隔件和第二间隔件之上的存储芯片（8）；对由存储芯片、第一间隔件、第二间隔件和基板包围的空间（18）以及存储芯片的周围进行密封的树脂模制部（10）。由此，能实现连接控制器和外部连接端子的布线和/或连接控制器和存储芯片的布线的等长化和/或缩短化，并且能抑制产品翘曲。

公开(公告)号：CN103681640B

公开(公告)日：2016-08-10

申请号：CN201310058066.1

申请日：2013-02-25

Applicant: 株式会社东芝

Inventor： 谷本亮 ,  井本孝志 ,  安藤善康 ,  野田真史 ,  岩政直树 ,  宫下浩一 ,  川户雅敏 ,  岩本正次 ,  田中润 ,  堂前佑辅

IPC: H01L25/065 ,  H01L23/29 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/488 ,  H01L21/50 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/2741 ,  H01L2224/27436 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/83986 ,  H01L2224/92165 ,  H01L2224/92247 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/27 ,  H01L2224/05599

Abstract: 本发明涉及叠层型半导体装置。提供可以消除当在半导体芯片的粘接剂层内埋入比其小型的半导体芯片时产生的缺点的叠层型半导体装置。实施方式的叠层型半导体装置（1）具备配置于电路基板（2）上的第1半导体芯片（6）、使第1半导体芯片（6）粘合于电路基板（2）的粘接层（7）和具有比第1半导体芯片（6）小的外形的第2半导体芯片（10）。第2半导体芯片（10）至少一部分埋入于粘接层（7）内。粘接层（7）具有95μm以上且150μm以下的范围的厚度，并且包括当埋入第2半导体芯片（10）时的热时粘度为500Pa·s以上且5000Pa·s以下的范围的热固化性树脂。

公开(公告)号：CN103681640A

公开(公告)日：2014-03-26

申请号：CN201310058066.1

申请日：2013-02-25

Applicant: 株式会社东芝

Inventor： 谷本亮 ,  井本孝志 ,  安藤善康 ,  野田真史 ,  岩政直树 ,  宫下浩一 ,  川户雅敏 ,  岩本正次 ,  田中润 ,  堂前佑辅

IPC: H01L25/065 ,  H01L23/29 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/488 ,  H01L21/50 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/2741 ,  H01L2224/27436 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/83986 ,  H01L2224/92165 ,  H01L2224/92247 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/27 ,  H01L2224/05599

Abstract: 本发明涉及叠层型半导体装置。提供可以消除当在半导体芯片的粘接剂层内埋入比其小型的半导体芯片时产生的缺点的叠层型半导体装置。实施方式的叠层型半导体装置（1）具备配置于电路基板（2）上的第1半导体芯片（6）、使第1半导体芯片（6）粘合于电路基板（2）的粘接层（7）和具有比第1半导体芯片（6）小的外形的第2半导体芯片（10）。第2半导体芯片（10）至少一部分埋入于粘接层（7）内。粘接层（7）具有95μm以上且150μm以下的范围的厚度，并且包括当埋入第2半导体芯片（10）时的热时粘度为500Pa·s以上且5000Pa·s以下的范围的热固化性树脂。

公开(公告)号：CN103199028A

公开(公告)日：2013-07-10

申请号：CN201210308848.1

申请日：2012-08-27

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  石田胜广 ,  蒋田英雄 ,  渡边昭吾 ,  佐野雄一 ,  谷本亮 ,  安藤善康 ,  武部直人 ,  岩本正次 ,  竹本康男

IPC: H01L21/60 ,  H01L21/48

CPC classification number: H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/78 ,  H01L2224/78301 ,  H01L2224/85 ,  H01L2224/85181 ,  H01L2224/85205 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供能够既抑制成本又降低噪声、并且既确保金属线与焊盘的连接强度又顺畅连续地进行接合的半导体装置的制造方法。半导体装置的制造方法，通过毛细管以及能够切换成闭合状态和打开状态的线夹，用线连接在基板上形成的基板侧电极焊盘和在芯片上形成的芯片侧电极焊盘。通过化学镀在基板侧电极焊盘的最表层形成镀金。使毛细管移动至越过线对基板侧电极焊盘接合的一次接合的位置的正上方的位置为止，接着对基板侧电极焊盘进行线的一次接合。

公开(公告)号：CN103000600A

公开(公告)日：2013-03-27

申请号：CN201210071044.4

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  安藤善康 ,  谷本亮 ,  岩本正次 ,  竹本康男 ,  田口英男 ,  武部直人 ,  宫下浩一 ,  田中润 ,  石田胜广 ,  渡边昭吾 ,  佐野雄一

IPC: H01L23/488 ,  H01L23/29 ,  H01L25/065

CPC classification number: H01L23/3135 ,  H01L23/145 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49894 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48624 ,  H01L2224/48824 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/92247 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/16225 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/32145 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明涉及半导体装置。在一个实施例中，一种半导体装置具有基底、第一半导体芯片、电极、第一和第二连接部件以及第一和第二密封部件。所述电极被设置在所述第一半导体芯片上并包含Al。所述第一连接部件电连接所述电极和所述基底，并包含Au或Cu。所述第一密封部件密封所述第一半导体芯片和所述第一连接部件。一个或多个第二半导体芯片层叠在所述第一密封部件上。所述第二密封部件密封所述第一连接部件、所述一个或多个第二半导体芯片以及一个或多个第二连接部件。所述第一密封部件中的Cl离子和Br离子的总重量W1与所述第一密封部件和所述基底的树脂的重量W0的比率小于等于7.5ppm。

公开(公告)号：CN102969309A

公开(公告)日：2013-03-13

申请号：CN201210316514.9

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 进藤浩一郎 ,  岩本正次

IPC: H01L25/18 ,  H01L23/538 ,  H01L23/31

CPC classification number: H01L25/0657 ,  G11C5/06 ,  H01L23/3128 ,  H01L24/06 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/92 ,  H01L2224/04042 ,  H01L2224/06155 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 提供每系统抑制布线长度的差异并能实现高速工作的半导体封装。具备具有第1主面和对置于第1主面的第2主面的矩形的基板、安装于第1主面上的第1半导体芯片、叠层于第1半导体芯片上的1个以上的第2半导体芯片和叠层于1个以上的第2半导体芯片上的1个以上的第3半导体芯片；基板在第1主面上的第1边侧，具有与1个以上的第2半导体芯片的电极连接的第1连接端子和与第1连接端子电连接且与第1半导体芯片的第1电极连接的第3连接端子，在第1主面上的夹着第1半导体芯片与第1边对置的第2边侧，具有与1个以上的第3半导体芯片的第2电极连接的第2连接端子和与第2连接端子电连接且与第1半导体芯片的电极连接的第4连接端子。