-
公开(公告)号:CN109659294A
公开(公告)日:2019-04-19
申请号:CN201910036978.6
申请日:2019-01-15
Applicant: 海安市高童自动化科技有限公司
IPC: H01L23/498 , H01L25/07 , H01L25/18
CPC classification number: H01L2224/18 , H01L23/49844 , H01L23/49827 , H01L23/49894 , H01L25/072 , H01L25/18
Abstract: 本发明提供了一种电力转换电路装置,其利用树脂层的通孔填充焊料,然后经由加固板进行导电端子的引出,可以避免焊接过程中损毁芯片;加固板可以部分抵抗散热基板的热应力,防止散热基板的过分翘曲;在加固板上设置定位凸起,可以更便捷的安装PCB板,且安装更为精确到位。
-
公开(公告)号:CN109637934A
公开(公告)日:2019-04-16
申请号:CN201811326650.X
申请日:2014-10-11
Applicant: 意法半导体有限公司
Inventor: 栾竟恩
IPC: H01L21/48 , H01L21/56 , H01L21/78 , H01L23/488 , H01L23/18 , H01L23/31 , H01L23/367 , H01L23/373 , H01L23/498 , H01L23/538 , H01L21/60
CPC classification number: H01L23/562 , H01L21/4846 , H01L21/4853 , H01L21/4871 , H01L21/4882 , H01L21/561 , H01L21/565 , H01L21/568 , H01L21/78 , H01L23/18 , H01L23/3107 , H01L23/3114 , H01L23/3128 , H01L23/367 , H01L23/3672 , H01L23/3675 , H01L23/373 , H01L23/3737 , H01L23/498 , H01L23/49816 , H01L23/49838 , H01L23/49894 , H01L23/5389 , H01L24/16 , H01L24/19 , H01L24/20 , H01L24/96 , H01L24/97 , H01L2224/04105 , H01L2224/12105 , H01L2224/16235 , H01L2224/18 , H01L2224/32245 , H01L2224/73267 , H01L2924/3511
Abstract: 本发明涉及电子器件及制造电子器件的方法。电子器件可以包括:集成电路(IC);导电连接件,耦合至IC;散热层,邻近IC并且与导电连接件相对。电子器件可以包括:封装材料,围绕IC和导电连接件;再分布层,具有耦合至导电连接件的导电迹线;加强件,位于散热层和再分布层之间;以及扇出部件,位于散热层和再分布层之间,并且位于封装材料内。
-
公开(公告)号:CN106165088B
公开(公告)日:2019-03-01
申请号:CN201580017695.7
申请日:2015-01-29
Applicant: 康宁股份有限公司
IPC: H01L23/15 , H01L23/498
CPC classification number: H01L23/49833 , H01L21/4857 , H01L23/15 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L23/49894 , H01L24/17 , H01L24/81 , H01L25/0655 , H01L25/0657 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/17181 , H01L2225/06513 , H01L2225/06517 , H01L2225/0652 , H01L2225/06548 , H01L2225/06572 , H01L2924/12042 , H01L2924/15311 , H01L2924/15788 , H05K1/0201 , H05K1/181 , H05K2201/068 , H01L2924/00
Abstract: 提供用于中介基板的方法和设备,所述中介基板用于在半导体封装中使一个或多个半导体芯片与有机基材相互连接,所述中介基板包含:具有相反的第一主表面和第二主表面的第一玻璃基材,第一玻璃基材具有第一热膨胀系数(CTE1);具有相反的第一主表面和第二主表面的第二玻璃基材,第二玻璃基材具有第二热膨胀系数(CTE2);和界面,所述界面设置在第一玻璃基材和第二玻璃基材之间,并将第一玻璃基材的第二主表面接合到第二玻璃基材的第一主表面,其中CTE1小于CTE2,第一玻璃基材的第一主表面操作来联接所述一个或多个半导体芯片,第二玻璃基材的第二主表面操作来联接有机基材。
-
公开(公告)号:CN104685980B
公开(公告)日:2018-11-23
申请号:CN201380051997.7
申请日:2013-10-04
Applicant: JX日矿日石金属株式会社
CPC classification number: H01L23/49822 , H01L23/49894 , H01L2924/0002 , H05K3/0061 , H05K3/0097 , H05K3/4682 , H05K2203/0152 , H01L2924/00
Abstract: 本发明的多层印刷配线基板的制造方法包含:第1步骤,其是准备于金属制的板状载体的至少一主面上介隔脱模剂层而积层有树脂层的基底基材;及第2步骤,其是于基底基材的树脂层上积层1层以上的增层(buildup layer)。优选为板状载体的基板厚度为5μm以上1600μm以下。优选为板状载体与树脂层间的剥离强度为10gf/cm以上200gf/cm以下。
-
公开(公告)号:CN108701669A
公开(公告)日:2018-10-23
申请号:CN201580084769.9
申请日:2015-12-23
Applicant: 英特尔公司
Inventor: A·E·舒克曼 , S·R·S·博雅帕提 , M·D·穆萨利姆
CPC classification number: H01L23/49827 , H01L21/486 , H01L23/49822 , H01L23/49894 , H01L24/16 , H01L24/81 , H01L2224/16225 , H01L2924/15311
Abstract: 公开了用于高效率地提供通过诸如封装集成电路装置的芯的衬底等衬底的可靠连接的技术和机制。在实施例中,衬底中形成有通孔互连,其中绝缘体设置于衬底中的通孔互连之间。通孔互连相对于彼此的冗余配置允许对通孔互连中形成的孔隙有更高容限。在另一个实施例中,通孔互连在衬底一侧被短接在一起,并且还在衬底的相对侧被短接在一起。通孔互连之一形成的任何孔隙的总体积等于或大于六千立方微米。
-
公开(公告)号:CN105390458B
公开(公告)日:2018-09-07
申请号:CN201510711185.1
申请日:2012-07-31
Applicant: 联发科技股份有限公司
IPC: H01L23/31 , H01L23/498 , H01L21/56 , H01L23/50
CPC classification number: H01L24/29 , H01L21/563 , H01L23/3142 , H01L23/3157 , H01L23/49838 , H01L23/49894 , H01L23/50 , H01L24/13 , H01L24/16 , H01L24/32 , H01L2224/131 , H01L2224/16225 , H01L2224/16238 , H01L2224/26175 , H01L2224/2919 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/81815 , H01L2224/83102 , H01L2224/83855 , H01L2924/181 , H01L2924/00014 , H01L2924/014 , H01L2924/00
Abstract: 本发明公开一种半导体封装。基板;第一导线,设置于所述基板上;半导体芯片,设置于所述第一导线的上方;阻焊层,所述阻焊层的一部分延伸到所述半导体芯片的一个边缘内;以及覆晶填充材料,填充所述基板和所述半导体芯片之间的空隙。本发明所公开的半导体封装,可改善现有技术中的在覆晶填充材料和导线之间发生的覆晶填充材料分层的问题。
-
公开(公告)号:CN105261573B
公开(公告)日:2018-09-07
申请号:CN201510711123.0
申请日:2012-07-31
Applicant: 联发科技股份有限公司
IPC: H01L21/56 , H01L23/31 , H01L23/498
CPC classification number: H01L24/29 , H01L21/563 , H01L23/3142 , H01L23/3157 , H01L23/49838 , H01L23/49894 , H01L23/50 , H01L24/13 , H01L24/16 , H01L24/32 , H01L2224/131 , H01L2224/16225 , H01L2224/16238 , H01L2224/26175 , H01L2224/2919 , H01L2224/32225 , H01L2224/73204 , H01L2224/81193 , H01L2224/81815 , H01L2224/83102 , H01L2224/83855 , H01L2924/181 , H01L2924/00014 , H01L2924/014 , H01L2924/00
Abstract: 本发明公开一种半导体封装。所述半导体封装包括基板;第一导线,设置于所述基板上;半导体芯片,设置于所述第一导线的上方;以及阻焊层,所述阻焊层的一部分与所述第一导线的一部分两者共同具有T形剖面。本发明所公开的半导体封装,可改善现有技术中的在覆晶填充材料和导线之间发生的覆晶填充材料分层的问题。
-
公开(公告)号:CN104347549B
公开(公告)日:2018-08-10
申请号:CN201410352981.6
申请日:2014-07-23
Applicant: 瑞萨电子株式会社
CPC classification number: H01L23/49811 , H01L21/561 , H01L23/3128 , H01L23/49827 , H01L23/49838 , H01L23/49894 , H01L24/05 , H01L24/06 , H01L24/29 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/78 , H01L24/83 , H01L24/85 , H01L24/97 , H01L25/065 , H01L25/0657 , H01L2224/04042 , H01L2224/05147 , H01L2224/05155 , H01L2224/05553 , H01L2224/05554 , H01L2224/05624 , H01L2224/05644 , H01L2224/0612 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48227 , H01L2224/48228 , H01L2224/48465 , H01L2224/48471 , H01L2224/48479 , H01L2224/48499 , H01L2224/48624 , H01L2224/48644 , H01L2224/48824 , H01L2224/48844 , H01L2224/4917 , H01L2224/49171 , H01L2224/49175 , H01L2224/49431 , H01L2224/49433 , H01L2224/4945 , H01L2224/73265 , H01L2224/78301 , H01L2224/83101 , H01L2224/85181 , H01L2224/85186 , H01L2224/85203 , H01L2224/85205 , H01L2224/85986 , H01L2224/92247 , H01L2224/97 , H01L2225/0651 , H01L2225/06568 , H01L2924/00014 , H01L2924/10253 , H01L2924/10271 , H01L2924/15311 , H01L2924/181 , H01L2924/0665 , H01L2924/00 , H01L2924/00012 , H01L2924/01079 , H01L2224/4554
Abstract: 本发明公开了一种可提高半导体器件的可靠性的技术。所述半导体器件包括具有形成于芯片装载面上的多个焊点(引脚)BF的布线基板3、搭载于布线基板3上的半导体芯片、以及分别具有球形部Bnd1及接合部Bnd2的多条引线BW。多个焊点BF具有分别与引线BWa的接合部Bnd2连接的焊点BF1、以及与引线BWb的球形部Bnd1连接的焊点BF2。另外,在俯视观察时,焊点BF2配置在与多个焊点BF1的配置列Bd1上不同的位置上,而且,焊点BF2的宽度W2比焊点BF1的宽度W1大。
-
公开(公告)号:CN108369944A
公开(公告)日:2018-08-03
申请号:CN201580085212.7
申请日:2015-12-09
Applicant: 英特尔公司
IPC: H01L25/16
CPC classification number: H01L23/5385 , H01L21/486 , H01L21/6835 , H01L23/49894 , H01L23/5383 , H01L25/0655 , H01L2221/68345
Abstract: 一种混合微电子衬底可通过在更低密度微电子衬底中结合高密度微电子贴片衬底来形成。混合微电子衬底可允许具有高密度互连的微电子装置到混合微电子衬底的高密度微电子贴片衬底部分的直接倒装芯片附连,同时允许不要求高密度互连的区域中的更低密度互连和电气线路。
-
公开(公告)号:CN108281409A
公开(公告)日:2018-07-13
申请号:CN201810024992.X
申请日:2018-01-11
Applicant: 苏州通富超威半导体有限公司
Inventor: 董建
IPC: H01L23/498 , H01L21/48
CPC classification number: H01L2224/16225 , H01L2224/73204 , H01L23/49894 , H01L21/4867
Abstract: 本发明提供了一种可减少封装芯片尺寸封装基板及其制备方法与应用,该封装基板在普通基板上进行阻焊丝印形成阻焊层;对阻焊层进行表面粗糙度处理形成非浸润性的抑制层,该抑制层设置于底部填充胶的两侧。以上基本可应用于芯片的封装结构。本发明的有益效果体现在:通过预处理对基板进行处理,可以有针对性的对填充胶的溢流宽度进行控制;在封装完成后无需对抑制层进行额外处理,相对于现有技术中通过工艺控制更方便快捷,精确度高,可靠性强。间接的减小了封装芯片尺寸,为其他元器件的布置提供更多的空间。
-
-
-
-
-
-
-
-
-