公开(公告)号：CN102738133A

公开(公告)日：2012-10-17

申请号：CN201110275122.8

申请日：2011-09-16

Applicant: 株式会社东芝

Inventor： 田中润 ,  宫下浩一 ,  安藤善康 ,  谷本亮 ,  竹本康男

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/3135 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/32145 ,  H01L2224/451 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 本发明涉及半导体器件及其制造方法。根据一个实施例，一种半导体器件包括：控制元件，其通过第一粘合层而被设置在基板的主表面上方；第二粘合层，其被设置为覆盖所述控制元件；第一半导体芯片，其被设置在所述第二粘合层上，所述第一半导体芯片的底表面积大于所述控制元件的顶表面积，并且所述控制元件的外边缘的至少一侧伸出到所述第一半导体芯片的外边缘的外部。

公开(公告)号：CN103681640B

公开(公告)日：2016-08-10

申请号：CN201310058066.1

申请日：2013-02-25

Applicant: 株式会社东芝

Inventor： 谷本亮 ,  井本孝志 ,  安藤善康 ,  野田真史 ,  岩政直树 ,  宫下浩一 ,  川户雅敏 ,  岩本正次 ,  田中润 ,  堂前佑辅

IPC: H01L25/065 ,  H01L23/29 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/488 ,  H01L21/50 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/2741 ,  H01L2224/27436 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/83986 ,  H01L2224/92165 ,  H01L2224/92247 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/27 ,  H01L2224/05599

Abstract: 本发明涉及叠层型半导体装置。提供可以消除当在半导体芯片的粘接剂层内埋入比其小型的半导体芯片时产生的缺点的叠层型半导体装置。实施方式的叠层型半导体装置（1）具备配置于电路基板（2）上的第1半导体芯片（6）、使第1半导体芯片（6）粘合于电路基板（2）的粘接层（7）和具有比第1半导体芯片（6）小的外形的第2半导体芯片（10）。第2半导体芯片（10）至少一部分埋入于粘接层（7）内。粘接层（7）具有95μm以上且150μm以下的范围的厚度，并且包括当埋入第2半导体芯片（10）时的热时粘度为500Pa·s以上且5000Pa·s以下的范围的热固化性树脂。

公开(公告)号：CN103681640A

公开(公告)日：2014-03-26

申请号：CN201310058066.1

申请日：2013-02-25

Applicant: 株式会社东芝

Inventor： 谷本亮 ,  井本孝志 ,  安藤善康 ,  野田真史 ,  岩政直树 ,  宫下浩一 ,  川户雅敏 ,  岩本正次 ,  田中润 ,  堂前佑辅

IPC: H01L25/065 ,  H01L23/29 ,  H01L23/31 ,  H01L21/98

CPC classification number: H01L23/488 ,  H01L21/50 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3128 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/2741 ,  H01L2224/27436 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2224/83856 ,  H01L2224/83862 ,  H01L2224/83986 ,  H01L2224/92165 ,  H01L2224/92247 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2224/27 ,  H01L2224/05599

Abstract: 本发明涉及叠层型半导体装置。提供可以消除当在半导体芯片的粘接剂层内埋入比其小型的半导体芯片时产生的缺点的叠层型半导体装置。实施方式的叠层型半导体装置（1）具备配置于电路基板（2）上的第1半导体芯片（6）、使第1半导体芯片（6）粘合于电路基板（2）的粘接层（7）和具有比第1半导体芯片（6）小的外形的第2半导体芯片（10）。第2半导体芯片（10）至少一部分埋入于粘接层（7）内。粘接层（7）具有95μm以上且150μm以下的范围的厚度，并且包括当埋入第2半导体芯片（10）时的热时粘度为500Pa·s以上且5000Pa·s以下的范围的热固化性树脂。

公开(公告)号：CN103094220A

公开(公告)日：2013-05-08

申请号：CN201210313377.3

申请日：2012-08-29

Applicant: 株式会社东芝

Inventor： 种泰雄 ,  井本孝志 ,  川户雅敏 ,  宫下浩一 ,  安藤善康 ,  谷本亮

IPC: H01L23/00 ,  H01L25/065

CPC classification number: H01L24/73 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2924/10253 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明涉及存储装置、半导体装置及其制造方法。提供制造成本低廉的存储装置、半导体装置及其制造方法。半导体装置具有搭载于基板上、通过接合线与基板连接的第1芯片和叠层于第1芯片上地搭载于基板上、比前述第1芯片大的第2芯片。在第2芯片的与第1芯片的粘接面的与形成有接合线的部分相对应的部分涂敷绝缘层，在第2芯片的粘接面形成粘接层，并使基板与第2芯片相贴合。

公开(公告)号：CN103000600A

公开(公告)日：2013-03-27

申请号：CN201210071044.4

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  安藤善康 ,  谷本亮 ,  岩本正次 ,  竹本康男 ,  田口英男 ,  武部直人 ,  宫下浩一 ,  田中润 ,  石田胜广 ,  渡边昭吾 ,  佐野雄一

IPC: H01L23/488 ,  H01L23/29 ,  H01L25/065

CPC classification number: H01L23/3135 ,  H01L23/145 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49894 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48624 ,  H01L2224/48824 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/92247 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/16225 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/32145 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明涉及半导体装置。在一个实施例中，一种半导体装置具有基底、第一半导体芯片、电极、第一和第二连接部件以及第一和第二密封部件。所述电极被设置在所述第一半导体芯片上并包含Al。所述第一连接部件电连接所述电极和所述基底，并包含Au或Cu。所述第一密封部件密封所述第一半导体芯片和所述第一连接部件。一个或多个第二半导体芯片层叠在所述第一密封部件上。所述第二密封部件密封所述第一连接部件、所述一个或多个第二半导体芯片以及一个或多个第二连接部件。所述第一密封部件中的Cl离子和Br离子的总重量W1与所述第一密封部件和所述基底的树脂的重量W0的比率小于等于7.5ppm。