公开(公告)号：CN105244290B

公开(公告)日：2019-06-11

申请号：CN201510393638.0

申请日：2015-07-07

Applicant: 瑞萨电子株式会社

Inventor： 铃木昌克 ,  斋藤浩儿 ,  大武守

IPC: H01L21/56 ,  H01L23/544

CPC classification number: H01L23/544 ,  H01L21/4825 ,  H01L21/561 ,  H01L21/565 ,  H01L21/67282 ,  H01L21/67294 ,  H01L21/78 ,  H01L23/3128 ,  H01L24/97 ,  H01L25/50 ,  H01L2223/54406 ,  H01L2223/54413 ,  H01L2223/5442 ,  H01L2223/54433 ,  H01L2223/54446 ,  H01L2223/54486 ,  H01L2224/05554 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/20752

Abstract: 改进了在半导体器件内形成的编码的读取可靠性。根据一个实施例的制造半导体器件的方法包括在多个器件区域DVP内形成密封体的步骤，在布线衬底的器件区域DVP外部形成编码(第一标识信息)MK3。另外，根据一个实施例的半导体器件的制造方法包括在形成密封体MR之后，读取编码MK3，并且将另一编码(第二标识信息)附加到密封体MR的步骤。另外，在形成密封体的步骤之前，在形成编码MK3的标记区域MKR和器件区域DVP之间形成坝状物部分DM。

公开(公告)号：CN104517936B

公开(公告)日：2018-11-23

申请号：CN201310653285.4

申请日：2013-12-05

Applicant: 联发科技股份有限公司

Inventor： 林子闳 ,  黄裕华 ,  黄伟哲 ,  杨明宗

IPC: H01L23/538

CPC classification number: H01L25/0657 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/18 ,  H01L2224/16145 ,  H01L2224/32014 ,  H01L2224/32058 ,  H01L2224/32105 ,  H01L2224/32145 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73215 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/85399

Abstract: 本发明提供一种封装结构。该封装结构包括基板，具有位于该基板的第一表面的至少一导电单元；至少一第一芯片，位于该基板的第二表面；连接层；第二芯片，位于该连接层之上，其中该连接层包括至少一凸块，用于电性连接该至少一第一芯片至该第二芯片；以及至少一接合线，以用于电性连接该至少一第一芯片至该至少一导电单元或该基板。本发明所提出的封装结构，可降低成本。

公开(公告)号：CN105849896B

公开(公告)日：2018-11-16

申请号：CN201480057243.7

申请日：2014-10-07

Applicant: 森西欧有限公司

Inventor： 尤尔根·伦纳度斯·希德罗瑞斯·玛莉亚·拉 ,  本

IPC: H01L23/31 ,  H01L23/16

CPC classification number: H01L24/73 ,  H01L23/13 ,  H01L23/16 ,  H01L23/3107 ,  H01L23/49805 ,  H01L24/48 ,  H01L25/0657 ,  H01L27/14636 ,  H01L43/06 ,  H01L43/08 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48245 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/16235 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18301 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 集成电路封装包括：集成电路；连接至集成电路的外部连接元件(3)；包围集成电路的封装材料(2)；以及允许另外的元件机械连接至集成电路封装(1)的机械元件(5、6、7)。机械元件(5、6、7)为例如：附接元件(5)；可选地具有螺纹的机械元件(5)；套管元件；轴承元件(7)；电连接器(6)。

公开(公告)号：CN108807200A

公开(公告)日：2018-11-13

申请号：CN201810827595.6

申请日：2014-09-26

Applicant: 英特尔公司

Inventor： T·迈耶 ,  P·耶尔维能 ,  R·帕藤

IPC: H01L21/56 ,  H01L23/488 ,  H01L25/065 ,  H01L23/31

CPC classification number: H01L25/0657 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/481 ,  H01L23/49 ,  H01L23/528 ,  H01L24/19 ,  H01L24/20 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L24/96 ,  H01L25/07 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48235 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/85444 ,  H01L2224/85455 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06575 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/0665 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/207 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本申请公开了具有引线键合的多管芯堆叠的集成电路封装。本公开的实施例针对集成电路(IC)封装，包括至少部分内嵌于第一包封层中的第一管芯和至少部分内嵌于第二包封层的第二管芯。第一管芯可具有被置于第一包封层的第一侧边的多个第一管芯级互连结构。IC封装还可包括至少部分内嵌于第一包封层中，并被配置以在第一包封层的第一和第二侧边之间路由电气信号的多个电气路由特征。第二侧边可被置于第一侧边的对面。第二管芯可具有可与多个电气路由特征中的至少子集通过键合引线电气耦合的多个第二管芯级互连结构。

公开(公告)号：CN108493180A

公开(公告)日：2018-09-04

申请号：CN201810349949.0

申请日：2013-11-13

Applicant: 电力集成公司

Inventor： D·龚 ,  D·M·H·马修斯 ,  B·巴拉克里什南

IPC: H01L23/495

CPC classification number: H01L23/552 ,  H01L23/3114 ,  H01L23/48 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49541 ,  H01L23/49575 ,  H01L23/5227 ,  H01L24/48 ,  H01L27/0248 ,  H01L28/10 ,  H01L2224/05554 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2924/00014 ,  H04B15/005 ,  H05K7/14 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本公开内容涉及利用引线框架对磁耦合通信链路的噪声消除，特别地涉及一种隔离的同步开关模式功率转换器控制器集成电路封装件，包括包封部和引线框架，所述引线框架的一部分被布置在所述包封部内。所述引线框架包括形成在所述引线框架中的第一导体，所述第一导体具有基本被布置在所述包封部内的第一导电环路和第三导电环路。第二导体形成在所述引线框架中，与所述第一导体电流隔离。所述第二导体包括第二导电环路，所述第二导电环路基本被布置在所述包封部内靠近所述第一导电环路，以在所述第一导体与所述第二导体之间提供通信链路。所述第三导电环路以相对于所述第一导电环路的相反的方向卷绕在所述包封部中。

公开(公告)号：CN104871308B

公开(公告)日：2018-08-07

申请号：CN201380067353.7

申请日：2013-12-10

Applicant: 大陆-特韦斯贸易合伙股份公司及两合公司

Inventor： L·比布里歇尔 ,  M·舒尔迈斯特 ,  J·席林格 ,  D·胡贝尔 ,  T·菲舍尔 ,  S·甘特奈尔 ,  W·鲍穆格

IPC: H01L23/00 ,  H01L23/31 ,  H01L23/552

CPC classification number: H05K3/30 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/495 ,  H01L23/552 ,  H01L23/562 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/16145 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/1433 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/19105 ,  H05K1/186 ,  Y10T29/49147 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明涉及种用于制造电子组件(14)的方法,在该电子组件中,承载在布线载体(32)上的电子结构元件(26,30)用封装材料(38)进行封装,该方法包括:‑在所述布线载体(32)上这样设置所述电子结构元件(26,30),使得通过所述封装材料(38)引入到所述电子结构元件(26,30)上的应力低于预先规定的值,和‑用所述封装材料(38)封装所述电子结构元件(26,30)。

公开(公告)号：CN104241252B

公开(公告)日：2018-08-07

申请号：CN201410245807.1

申请日：2014-06-05

Applicant: 恩智浦美国有限公司

Inventor： J·R·芬德 ,  N·M·劳

IPC: H01L23/544 ,  H01L23/522 ,  H01L23/02

CPC classification number: H01L23/522 ,  G01R19/0092 ,  H01L21/768 ,  H01L22/34 ,  H01L23/585 ,  H01L24/06 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/06134 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/1306 ,  H01L2924/1423 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明涉及使用管芯双保护环结构的管芯断裂检测和防潮保护。种电子装置(20)包括半导体衬底(22)、沿半导体衬底(22)的周边(30)放置的外部和内部保护环(26,28)以及分别电耦合于外部和内部保护环(26,28)的第和第二接触盘(34,36)。外部和内部保护环(26,28)彼此电耦合以限定第和第二接触盘(34,36)之间的导电路径。每个外部和内部保护环(26,28)包括具有多个间隙(58,60)的欧姆金属层(46,54)并且还包括跨间隙(58,60)的导电桥(56,62)。外部保护环(26)的间隙(60)从内部保护环(28)的间隙(58)横向偏移使得外部和内部保护环(26,28)的欧姆金属层(46,54)横向重叠。

公开(公告)号：CN108352329A

公开(公告)日：2018-07-31

申请号：CN201680047952.6

申请日：2016-08-25

Applicant: 安诺基维吾公司

Inventor： V·贾恩 ,  N·金伊曼 ,  A·伊斯玛利 ,  G·梅农 ,  N·贾恩

IPC: H01L21/48 ,  H01L23/552 ,  H01L23/495 ,  H01L23/66

CPC classification number: H01L21/481 ,  H01L21/565 ,  H01L23/3121 ,  H01L23/49503 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49562 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/552 ,  H01L23/66 ,  H01L24/05 ,  H01L24/06 ,  H01L24/42 ,  H01L24/46 ,  H01L24/48 ,  H01L24/49 ,  H01L2223/6611 ,  H01L2223/6616 ,  H01L2223/6688 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/0557 ,  H01L2224/0603 ,  H01L2224/0612 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48465 ,  H01L2224/49111 ,  H01L2224/49112 ,  H01L2224/49113 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/05599 ,  H01L2924/00

Abstract: 一种封装IC，其具有封装件，该封装件具有芯片焊盘、信号引线、以及接地引线。所述封装IC还具有固定至所述封装件的芯片，该芯片具有接地焊垫和信号焊垫。所述信号焊垫电连接至所述信号引线，并且所述接地焊垫电连接至所述芯片焊盘和所述接地引线。

公开(公告)号：CN104716272B

公开(公告)日：2018-07-06

申请号：CN201410453121.1

申请日：2014-09-05

Applicant: 东芝存储器株式会社

Inventor： 后藤善秋 ,  井本孝志 ,  渡部武志 ,  高野勇佑 ,  赤田裕亮 ,  唐金祐次 ,  冈山良徳 ,  柳田明彦

IPC: H01L51/56

CPC classification number: H01L21/67333 ,  H01L21/67 ,  H01L21/673 ,  H01L23/552 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48464 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种可以提高导电性屏蔽层的形成性且可以降低形成成本的半导体装置的制造方法。在实施方式的制造方法中，准备如下部件：多个半导体封装体20，包括作为被处理物而搭载在配线基板上的半导体芯片及密封树脂层；以及托盘21，包括多个被处理物收纳部22。在被处理物收纳部22内，形成着于底部不包含贯通部分的凹陷部30。将半导体封装体20分别配置在多个被处理物收纳部22内。对收纳在托盘21的半导体封装体20溅镀金属材料而形成导电性屏蔽层。

公开(公告)号：CN103872211B

公开(公告)日：2018-06-12

申请号：CN201310688975.3

申请日：2013-12-16

Applicant: LG伊诺特有限公司

Inventor： 金炳穆 ,  鲁永珍 ,  姜宝姬 ,  小平洋

IPC: H01L33/48

CPC classification number: H01L33/62 ,  H01L23/3677 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/48455 ,  H01L2224/48997 ,  H01L2224/73265 ,  H01L2224/85951 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/12035 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/15174 ,  H01L2924/15183 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2224/45099 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 本申请公开了一种发光器件封装，其包括：封装体，包括布置在所述封装体的表面上的至少一个电极垫；发光器件，布置在所述封装体上，所述发光器件经由引线而被电连接至所述电极垫；以及通孔电极，穿过所述封装体，其中，所述引线在所述发光器件和所述电极垫的至少一个上形成针脚，所述发光器件封装还包括布置在所述针脚上的焊球，且通孔电极在垂直方向上不与针脚和焊球重叠。