公开(公告)号：CN104716272A

公开(公告)日：2015-06-17

申请号：CN201410453121.1

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 后藤善秋 ,  井本孝志 ,  渡部武志 ,  高野勇佑 ,  赤田裕亮 ,  唐金祐次 ,  冈山良徳 ,  柳田明彦

IPC: H01L51/56

CPC classification number: H01L21/67333 ,  H01L21/67 ,  H01L21/673 ,  H01L23/552 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48464 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供一种可以提高导电性屏蔽层的形成性且可以降低形成成本的半导体装置的制造方法。在实施方式的制造方法中，准备如下部件：多个半导体封装体20，包括作为被处理物而搭载在配线基板上的半导体芯片及密封树脂层；以及托盘21，包括多个被处理物收纳部22。在被处理物收纳部22内，形成着于底部不包含贯通部分的凹陷部30。将半导体封装体20分别配置在多个被处理物收纳部22内。对收纳在托盘21的半导体封装体20溅镀金属材料而形成导电性屏蔽层。

公开(公告)号：CN104716079A

公开(公告)日：2015-06-17

申请号：CN201410444602.6

申请日：2014-09-03

Applicant: 株式会社东芝

Inventor： 涩谷克则 ,  井本孝志 ,  本间庄一 ,  渡部武志 ,  高野勇佑

IPC: H01L21/677

CPC classification number: H01L21/67265 ,  C23C14/54 ,  C23C14/56 ,  H01L21/67259 ,  H01L21/67288 ,  H01L23/552 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/83

Abstract: 本发明提供一种能够可靠性良好地进行电磁波屏蔽的半导体制造装置。半导体制造装置(1)包括：上盖，在将搭载着未屏蔽的半导体封装体的托盘载置于搬送载具的状态下，相比半导体封装体的上表面配置于更上方；及位移检测部，检测半导体封装体接触上盖的下表面并将上盖抬升至上方的异常。

公开(公告)号：CN104716053A

公开(公告)日：2015-06-17

申请号：CN201410452584.6

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 高野勇佑 ,  井本孝志 ,  渡部武志 ,  本间庄一 ,  涩谷克则

IPC: H01L21/56 ,  H01L23/31

CPC classification number: H01L23/552 ,  H01L21/561 ,  H01L23/295 ,  H01L23/3128 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2223/54406 ,  H01L2223/5442 ,  H01L2223/54433 ,  H01L2223/54486 ,  H01L2224/32225 ,  H01L2224/48095 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明涉及一种提高屏蔽层与密封树脂层的密接性的半导体装置的制造方法及半导体装置。实施方式的半导体装置的制造方法包括如下步骤：将半导体芯片搭载在配线基板；以将所述半导体芯片密封的方式形成含有无机填充材料的密封树脂层；通过干式蚀刻去除所述密封树脂层的一部分，直至所述无机填充材料的一部分露出为止；以及以至少覆盖所述密封树脂层的方式形成屏蔽层。

公开(公告)号：CN100447995C

公开(公告)日：2008-12-31

申请号：CN200510066346.2

申请日：2005-04-22

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  田窪知章

IPC: H01L23/48 ,  H01L23/28 ,  H01L21/60 ,  H01L21/00

CPC classification number: H01L24/34 ,  H01L21/486 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/37 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/37147 ,  H01L2224/37599 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2224/82 ,  H01L2224/83192 ,  H01L2224/8385 ,  H01L2224/85 ,  H01L2224/86 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明的目的是提供结构上的通用性提高了的、不管是在单个地使用或层叠了多个地使用的情况下都可使用、能高效地且低成本地、容易地制造的半导体器件。在芯片安装基体材料2的一个主面2a上设置了至少1条第1布线5。在基体材料2的另一个主面2b上设置了至少1条第2布线6。至少1个半导体元件1电连接到至少1条第1布线5上地安装在基体材料2的一个主面2a上。在基体材料2的一个主面2a上以覆盖半导体元件1和第1布线5的方式设置了密封树脂10。在密封树脂10的表面上设置了至少1条第3布线13。在密封树脂10和基体材料2的内部设置了至少1条第4布线15，该第4布线15电连接到第1布线5、第2布线6和第3布线13上。

公开(公告)号：CN1619811A

公开(公告)日：2005-05-25

申请号：CN200410094920.0

申请日：2002-06-25

Applicant: 株式会社东芝

Inventor： 山崎尚 ,  远藤光芳 ,  田漥知章 ,  尾山勝彦 ,  井本孝志 ,  松井幹雄

IPC: H01L25/00 ,  H01L23/12 ,  H01L23/48 ,  H01L23/28 ,  H01L21/50

CPC classification number: H01L25/0657 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2225/0652 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2924/01039 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了一种芯片叠层式半导体器件，其特征在于包括：第1芯片安装基板，其上搭载有至少一个具有多个端子的半导体芯片，同时设置有多个与该半导体芯片各端子电连接的中继端子，以从外侧接近并包围搭载该半导体芯片的部分；和第2芯片安装基板，相对于该第1芯片安装基板层叠设置，其上搭载至少一个所述半导体芯片，同时设置有多个与该半导体芯片各端子电连接的中继端子，以从外侧接近并包围搭载该半导体芯片的部分，上述半导体芯片之中的至少一个半导体芯片的侧边被设置成相对于上述各中继端子全体配置之中与该侧边相对的排列，从互相平行的状态旋转规定的角度。

公开(公告)号：CN102779813A

公开(公告)日：2012-11-14

申请号：CN201210031263.X

申请日：2012-02-13

Applicant: 株式会社东芝

Inventor： 渡部武志 ,  井本孝志 ,  武部直人 ,  黑勇旗 ,  堂前佑辅 ,  涩谷克则 ,  小玉义宗 ,  唐金祐次 ,  川户雅敏

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L21/561 ,  H01L21/565 ,  H01L23/3128 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/16 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/06155 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2225/1082 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19105 ,  H01L2924/3511 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供半导体装置及其制造方法以及采用它的半导体模块。根据一个实施方式提供的半导体装置，具备：布线基板；在布线基板的第1面搭载的半导体芯片；在布线基板的第1面设置的第1突起电极；在布线基板的第2面设置的第2突起电极；和将半导体芯片与第1突起电极一起密封的密封树脂层。密封树脂层具有使第1突起电极的一部分露出的凹部。半导体装置多个层叠，构成POP构造的半导体模块。该场合，下级侧装置的第1突起电极与上级侧装置的第2突起电极电气连接。

公开(公告)号：CN102290391A

公开(公告)日：2011-12-21

申请号：CN201110066789.7

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 佐野雄一 ,  井本孝志 ,  武部直人 ,  石田胜广 ,  本田友巳 ,  熊谷靖

IPC: H01L23/48 ,  H01L21/60 ,  H01L21/768 ,  H01R43/00

CPC classification number: H01L24/85 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/78 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48455 ,  H01L2224/48476 ,  H01L2224/4848 ,  H01L2224/48599 ,  H01L2224/48992 ,  H01L2224/48997 ,  H01L2224/4911 ,  H01L2224/49175 ,  H01L2224/49429 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/85181 ,  H01L2224/92247 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/181 ,  H01L2924/2075 ,  H01L2924/20751 ,  H01L2924/20752 ,  H01L2924/20753 ,  Y10T29/41 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/48465 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 本发明涉及半导体器件、制造半导体器件的方法以及半导体器件的制造装置。根据一个实施例，一种半导体器件包括第一半导体元件、第一电极、球部、第二电极、以及线。所述第一电极被电连接到所述第一半导体元件。所述球部被设置在所述第一电极上。所述线连接所述球部和所述第二电极。位于所述线的与所述第二电极相反的一侧的端部处的折返部的厚度小于所述线的直径。

公开(公告)号：CN100524744C

公开(公告)日：2009-08-05

申请号：CN02122159.6

申请日：2002-05-31

Applicant: 株式会社东芝

Inventor： 尾山胜彦 ,  远藤光芳 ,  田窪知章 ,  山崎尚 ,  井本孝志

IPC: H01L25/065 ,  H01L23/50

CPC classification number: H01L23/5382 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/16

Abstract: 在形成有同一图案的芯片连接用配线4的第1～第4PTP基板5a～5d上，安装DRAM芯片3a～3d。把安装芯片后的各PTP基板5a～5d，和分别形成有不同图案的层间连接用配线6的第1～第4的各IVH基板7a～7d，沿着它们的厚度方向交替层叠。

公开(公告)号：CN1694248A

公开(公告)日：2005-11-09

申请号：CN200510066346.2

申请日：2005-04-22

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  田窪知章

IPC: H01L23/48 ,  H01L23/28 ,  H01L21/60 ,  H01L21/00

CPC classification number: H01L24/34 ,  H01L21/486 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/37 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L25/105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/37147 ,  H01L2224/37599 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2224/82 ,  H01L2224/83192 ,  H01L2224/8385 ,  H01L2224/85 ,  H01L2224/86 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明的目的是提供结构上的通用性提高了的、不管是在单个地使用或层叠了多个地使用的情况下都可使用、能高效地且低成本地、容易地制造的半导体器件。在芯片安装基体材料2的一个主面2a上设置了至少1条第1布线5。在基体材料2的另一个主面2b上设置了至少1条第2布线6。至少1个半导体元件1电连接到至少1条第1布线5上地安装在基体材料2的一个主面2a上。在基体材料2的一个主面2a上以覆盖半导体元件1和第1布线5的方式设置了密封树脂10。在密封树脂10的表面上设置了至少1条第3布线13。在密封树脂10和基体材料2的内部设置了至少1条第4布线15，该第4布线15电连接到第1布线5、第2布线6和第3布线13上。

公开(公告)号：CN104716104A

公开(公告)日：2015-06-17

申请号：CN201410452964.X

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 涩谷克则 ,  井本孝志 ,  本间庄一 ,  渡部武志 ,  高野勇佑

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/552 ,  H01L21/561 ,  H01L23/3128 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014

Abstract: 本发明提供一种能够谋求减少无用电磁波泄漏的半导体装置及其制造方法。实施方式的半导体装置包含包括上部及侧部的导电性屏蔽层，所述上部以覆盖密封树脂层的上表面的方式设置，所述侧部以覆盖密封树脂层的侧面及基板的侧面的方式设置。配线层的一部分包含露出于基板的侧面且沿着基板的厚度方向被切断的切断面。配线层的切断面中的接地配线的切断面与屏蔽层电连接。接地配线的切断面的面积大于与接地配线的切断面平行的接地配线的截面面积。