公开(公告)号：CN109585421A

公开(公告)日：2019-04-05

申请号：CN201811136918.3

申请日：2018-09-27

Applicant: QORVO美国公司

Inventor： 戴维·艾伦·扬德金斯基 ,  托马斯·斯科特·莫里斯 ,  布赖恩·霍华德·卡尔霍恩

IPC: H01L23/552

CPC classification number: H05K9/0088 ,  H01L21/561 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/49805 ,  H01L23/49816 ,  H01L23/552 ,  H01L24/16 ,  H01L24/48 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/16 ,  H01L2224/16227 ,  H01L2224/48227 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06537 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2924/15311 ,  H01L2924/19042 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/3025 ,  H05K9/0039 ,  H01L2224/81 ,  H01L2224/85

Abstract: 本公开涉及一种带有电磁屏蔽的双面模块，所述屏蔽双面模块包括具有接地平面的模块衬底、附接到所述模块衬底的顶表面并且由第一模制化合物包封的至少一个顶部电子部件、附接到所述模块衬底的底表面的多个第一模块触点、第二模制化合物以及屏蔽结构。所述第二模制化合物驻留在所述模块衬底的所述底表面上，并且每个第一模块触点通过所述第二模制化合物暴露。所述屏蔽结构完全覆盖所述模块的顶表面和侧表面，并且电耦合到所述模块衬底内的所述接地平面。

公开(公告)号：CN105047637B

公开(公告)日：2018-11-16

申请号：CN201510181241.5

申请日：2015-04-16

Applicant: 英飞凌科技股份有限公司

Inventor： 麦智皓 ,  R·R·A·阿利纳 ,  黄钰雁 ,  N·莫斑

IPC: H01L23/495 ,  H01L21/60

CPC classification number: H01L23/49541 ,  C23F1/00 ,  H01L21/4828 ,  H01L21/4832 ,  H01L21/4842 ,  H01L21/561 ,  H01L21/565 ,  H01L21/78 ,  H01L23/3107 ,  H01L24/83 ,  H01L24/96 ,  H01L2224/371 ,  H01L2224/40225 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/85 ,  H01L2224/45099

Abstract: 本公开涉及用于扁平无引线封装的通用引线框架。一种用于半导体封装的通用引线框架包括实心的引线框架板和多个栏，实心的引线框架板包括导电材料，并且多个栏被刻蚀到引线框架板中并且被以预定引线节距来分布，使得通用引线框架具有与栏相对的实心的第一主侧和与第一主侧相对的图形化的第二主侧。一种制造通用引线框架的方法包括提供导电材料的实心的引线框架板，以及将多个栏刻蚀到引线框架板中，使得栏以预定引线节距来分布并且通用引线框架具有与栏相对的实心的第一主侧和与第一主侧相对的图形化的第二主侧。还提供了一种使用通用引线框架制造模制半导体封装的方法。

公开(公告)号：CN108695167A

公开(公告)日：2018-10-23

申请号：CN201810111318.5

申请日：2018-02-05

Applicant: 瑞萨电子株式会社

Inventor： 松尾至

IPC: H01L21/56

CPC classification number: B29C45/76 ,  B29C45/14467 ,  B29C45/14655 ,  B29C45/1753 ,  B29C45/768 ,  B29C2945/76147 ,  B29C2945/76257 ,  B29C2945/76464 ,  B29C2945/76652 ,  B29C2945/76735 ,  B29L2031/3481 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/495 ,  H01L2224/04042 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L21/561

Abstract: 本发明提供一种半导体装置的制造方法，其能够检测异物并适合于半导体装置的量产。半导体装置的制造方法具备准备引线框架(RFP)的工序、将多个半导体芯片搭载到引线框架的工序以及通过密封树脂密封引线框架的一部分的工序。在这里，进行树脂密封的工序具有：将引线框架配置到具有形成有空腔部(1‑C、2‑C)的主面(1‑S1、2‑S1)且正被加热的模具(1、2)的主面的工序；将树脂注入到正被加热的模具的主面，以通过密封树脂密封引线框架的一部分的工序；以及从正被加热的模具取出引线框架的工序，在取出工序中，在取出引线框架的同时使用传感器(15)检查模具的主面，对传感器进行冷却，传感器与取出引线框架的臂一体地构成。

公开(公告)号：CN105552061B

公开(公告)日：2018-07-20

申请号：CN201510690564.7

申请日：2015-10-22

Applicant: 日月光半导体制造股份有限公司

Inventor： 林奕嘉 ,  府玠辰 ,  廖国宪 ,  林政男

IPC: H01L23/552

CPC classification number: H01L23/552 ,  H01L23/13 ,  H01L23/31 ,  H01L23/3121 ,  H01L23/49805 ,  H01L23/49822 ,  H01L24/97 ,  H01L2224/16227 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/81005 ,  H01L2224/85005 ,  H01L2224/97 ,  H01L2924/15159 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2224/85 ,  H01L2224/81 ,  H01L2924/00012

Abstract: 一种半导体封装元件包含衬底、至少一个组件、封装本体、第一导电层、第一屏蔽层、第二屏蔽层及第二导电层。所述组件设置于所述衬底的第一表面上。所述封装本体设置于所述衬底的所述第一表面上且覆盖所述组件。所述第一导电层覆盖所述封装本体及所述衬底的至少一部分。所述第一屏蔽层覆盖所述第一导电层，且具有第一厚度并包含高电导率材料。所述第二屏蔽层覆盖所述第一屏蔽层，且具有第二厚度并包含高磁导率材料。所述第一厚度对所述第二厚度的比率在0.2到3的范围内。所述第二导电层覆盖所述第二屏蔽层。

公开(公告)号：CN108292645A

公开(公告)日：2018-07-17

申请号：CN201680068156.0

申请日：2016-11-22

Applicant: 英特尔公司

Inventor： R·C·迪亚斯 ,  E·J·李 ,  J·D·黑普纳

IPC: H01L23/552 ,  H01L23/29 ,  H01L23/31 ,  H01L23/498 ,  H01L25/075 ,  H01L25/11

CPC classification number: H01L23/552 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/4867 ,  H01L21/561 ,  H01L21/565 ,  H01L21/76877 ,  H01L21/78 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/5283 ,  H01L23/5328 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29388 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81207 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06558 ,  H01L2225/06568 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00

Abstract: 公开了具有电磁干扰(EMI)屏蔽的半导体封装及其制造方法。该半导体封装可以容纳单个电子部件或可以是系统级封装(SiP)实施方式。可以在半导体封装顶部并沿其周边提供EMI屏蔽。周边上的EMI屏蔽可以由设置于模制件的侧壁上的固化的导电油墨或固化的导电膏形成，所述模制件包封半导体封装上提供的电子部件。可以通过在利用固化模制件在原位形成的沟槽中填充导电油墨来形成EMI屏蔽的竖直部分，包括周边上的EMI屏蔽。EMI屏蔽的顶部部分可以另外是固化的导电油墨。

公开(公告)号：CN104576545B

公开(公告)日：2018-07-10

申请号：CN201410566266.2

申请日：2014-10-21

Applicant: 精工爱普生株式会社

Inventor： 井上仁

IPC: H01L23/12 ,  H01L21/50

CPC classification number: H01L24/94 ,  H01L21/565 ,  H01L21/78 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/29794 ,  H01L2224/29839 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/83192 ,  H01L2224/85 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2224/45015 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 本发明提供一种电路模块及其制造方法。该电路模块的特征在于，包括：配线基板，其具有在一个方向上较长的形状；半导体芯片，其被安装于配线基板上；模制材料，其对半导体芯片进行模制，并且，沿着配线基板的长边方向且与短边方向交叉的模制材料的端面是通过沿着配线基板的一部分区域的端面进行切割而形成的。

公开(公告)号：CN104396359B

公开(公告)日：2018-06-15

申请号：CN201380031419.7

申请日：2013-05-16

Applicant: 天工方案公司

Inventor： M.S.里德 ,  H.M.古延 ,  S.J.冈萨雷斯 ,  L.E.赫雷拉

IPC: H05K9/00

CPC classification number: H01L23/552 ,  H01L21/561 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/1531 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00

Abstract: 系统和方法公开了保持在包封有在集成电路模块的面板上的至少一个集成电路(IC)模块的帽的表面上的涂料厚度均匀性。导电涂料层与在该面板上的引线键合电耦合，以形成在IC模块的运行期间削弱电磁干扰(EMI)或者射频干扰(RFI)的至少一部分电磁干扰或者射频干扰屏蔽。优化喷嘴直径、流体压力、同轴气压、喷涂高度、速度和喷涂图案，以实现喷涂厚度控制。在IC模块的运行期间，导电涂料的均匀覆层提供了更有效的EMI或者RFI屏蔽。

公开(公告)号：CN108074875A

公开(公告)日：2018-05-25

申请号：CN201710334218.4

申请日：2017-05-12

Applicant: 日月光半导体制造股份有限公司

Inventor： 房昱安 ,  陈盈仲

IPC: H01L23/10 ,  H01L23/053 ,  H01L21/50 ,  H01L21/52 ,  H01L21/56

CPC classification number: H01L23/10 ,  H01L21/50 ,  H01L21/52 ,  H01L23/055 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/15151 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/16251 ,  H01L2924/164 ,  H01L2924/19106 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L21/56 ,  H01L23/053

Abstract: 本发明提供一种半导体器件封装，其包括一载体、一盖、一电子部件和一密封剂。该载体具有一第一表面和与该第一表面相对的一第二表面，且限定从该第一表面延伸到该第二表面的一孔。该盖附接到该载体的该第一表面。该盖和该载体限定一腔室。该电子部件附接到该载体的该第一表面且设置在该腔室中。该密封剂附接到该载体的该第二表面并覆盖该孔。

公开(公告)号：CN105140207B

公开(公告)日：2018-04-13

申请号：CN201510342188.2

申请日：2012-01-31

Applicant: 东芝存储器株式会社

Inventor： 山田启寿 ,  石田正明

IPC: H01L23/498 ,  H01L23/552 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L23/552 ,  H01L21/561 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/49805 ,  H01L23/49811 ,  H01L23/49838 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48644 ,  H01L2224/48655 ,  H01L2224/48744 ,  H01L2224/48755 ,  H01L2224/48844 ,  H01L2224/48855 ,  H01L2224/73265 ,  H01L2224/85444 ,  H01L2224/85455 ,  H01L2224/97 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/83 ,  H01L2924/00

Abstract: 根据一个实施例，半导体装置包括：电路基板、半导体元件、密封树脂层和导电屏蔽层。该电路基板包括：绝缘层、形成设置在绝缘层的上表面侧上的第一互连层的多个互连、形成设置在绝缘层的下表面侧上的第二互连层的多个互连，以及从绝缘层的上表面穿通到下表面的多个过孔。半导体元件安装在电路基板的上表面侧上。导电屏蔽层覆盖密封树脂层和电路基板端部的一部分。多个过孔中的任何一个与导电屏蔽层电连接。

公开(公告)号：CN103094131B

公开(公告)日：2018-02-09

申请号：CN201210431122.7

申请日：2012-11-01

Applicant: 弗莱克斯电子有限责任公司

Inventor： 塞缪尔·塔姆 ,  布莱恩·李思克朋 ,  迪克·庞

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/488

CPC classification number: H05K1/0296 ,  H01L21/561 ,  H01L23/295 ,  H01L23/3128 ,  H01L24/73 ,  H01L24/97 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/16245 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1041 ,  H01L2924/12042 ,  H01L2924/15311 ,  H05K1/111 ,  H01L2224/81 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本文公开一种利用激光直接结构化的堆叠式封装体。堆叠式封装体包括附连到基板的晶粒。晶粒用激光直接结构化模制材料包封。激光直接结构化模制材料被激光激活以在激光直接结构化模制材料的顶表面和侧表面上形成电路走线。然后，电路走线经受金属化。然后，封装体附连到已金属化的电路走线，并经由已金属化的电路走线电连接到基板。