公开(公告)号：CN103311203A

公开(公告)日：2013-09-18

申请号：CN201310013661.3

申请日：2013-01-15

Applicant: 株式会社东芝

Inventor： 渡边昭吾

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48471 ,  H01L2224/48479 ,  H01L2224/48483 ,  H01L2224/49 ,  H01L2224/49429 ,  H01L2224/73265 ,  H01L2224/78301 ,  H01L2224/85 ,  H01L2224/85186 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: 本发明提供半导体装置及其制造方法，在抑制金属线的环路高度，实现装置的薄型化的同时，可以抑制接合的工序数，抑制成本。半导体装置1具备基板2、半导体芯片3、电极衬垫5、6和金属线4。半导体芯片在基板上至少层叠2级以上。电极衬垫在基板及半导体芯片形成。金属线使电极衬垫间电气地连接。在与电极衬垫中一个电极衬垫6a结合的金属线4a的一端，设置有形成有承受面9的基部8。金属线从避开承受面的位置向在一个电极衬垫的上级设置的另一电极衬垫6b延伸。一端与在一个电极衬垫的下级设置的又一电极衬垫5结合的另一金属线4b的另一端，通过针脚式接合结合到基部的承受面。

公开(公告)号：CN104078439B

公开(公告)日：2017-04-19

申请号：CN201310364657.1

申请日：2013-08-20

Applicant: 株式会社东芝

Inventor： 渡边昭吾

IPC: H01L23/498 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45 ,  H01L2224/45144 ,  H01L2224/48 ,  H01L2224/48145 ,  H01L2224/48465 ,  H01L2224/48479 ,  H01L2224/49 ,  H01L2224/49429 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: 提供一种抑制伸出状态的半导体芯片的引线接合时的裂缝和/或破裂等的发生的半导体装置。实施方式的半导体装置1包括：第1芯片群5，具备在电路基础材料2上装载的第1半导体芯片4；第2芯片群10，具备在第1芯片群5上层叠的多个第2半导体芯片9。第2半导体芯片9以使最下层的第2半导体芯片9A从第1芯片群5突出的方式以台阶状层叠。布线基板2和第2半导体芯片9由第2金属引线13电连接。第2金属引线13，对于最下层的第2半导体芯片9A的第2电极焊盘11，仅通过1次的球接来连接。

公开(公告)号：CN104078439A

公开(公告)日：2014-10-01

申请号：CN201310364657.1

申请日：2013-08-20

Applicant: 株式会社东芝

Inventor： 渡边昭吾

IPC: H01L23/498 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45 ,  H01L2224/45144 ,  H01L2224/48 ,  H01L2224/48145 ,  H01L2224/48465 ,  H01L2224/48479 ,  H01L2224/49 ,  H01L2224/49429 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/45015 ,  H01L2924/00012 ,  H01L2224/4554

Abstract: 提供一种抑制伸出状态的半导体芯片的引线接合时的裂缝和/或破裂等的发生的半导体装置。实施方式的半导体装置1包括：第1芯片群5，具备在电路基础材料2上装载的第1半导体芯片4；第2芯片群10，具备在第1芯片群5上层叠的多个第2半导体芯片9。第2半导体芯片9以使最下层的第2半导体芯片9A从第1芯片群5突出的方式以台阶状层叠。布线基板2和第2半导体芯片9由第2金属引线13电连接。第2金属引线13，对于最下层的第2半导体芯片9A的第2电极焊盘11，仅通过1次的球接来连接。

公开(公告)号：CN103199028A

公开(公告)日：2013-07-10

申请号：CN201210308848.1

申请日：2012-08-27

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  石田胜广 ,  蒋田英雄 ,  渡边昭吾 ,  佐野雄一 ,  谷本亮 ,  安藤善康 ,  武部直人 ,  岩本正次 ,  竹本康男

IPC: H01L21/60 ,  H01L21/48

CPC classification number: H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/78 ,  H01L2224/78301 ,  H01L2224/85 ,  H01L2224/85181 ,  H01L2224/85205 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供能够既抑制成本又降低噪声、并且既确保金属线与焊盘的连接强度又顺畅连续地进行接合的半导体装置的制造方法。半导体装置的制造方法，通过毛细管以及能够切换成闭合状态和打开状态的线夹，用线连接在基板上形成的基板侧电极焊盘和在芯片上形成的芯片侧电极焊盘。通过化学镀在基板侧电极焊盘的最表层形成镀金。使毛细管移动至越过线对基板侧电极焊盘接合的一次接合的位置的正上方的位置为止，接着对基板侧电极焊盘进行线的一次接合。

公开(公告)号：CN103000600A

公开(公告)日：2013-03-27

申请号：CN201210071044.4

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 井本孝志 ,  安藤善康 ,  谷本亮 ,  岩本正次 ,  竹本康男 ,  田口英男 ,  武部直人 ,  宫下浩一 ,  田中润 ,  石田胜广 ,  渡边昭吾 ,  佐野雄一

IPC: H01L23/488 ,  H01L23/29 ,  H01L25/065

CPC classification number: H01L23/3135 ,  H01L23/145 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49894 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16237 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48624 ,  H01L2224/48824 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/92247 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/16225 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/32145 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明涉及半导体装置。在一个实施例中，一种半导体装置具有基底、第一半导体芯片、电极、第一和第二连接部件以及第一和第二密封部件。所述电极被设置在所述第一半导体芯片上并包含Al。所述第一连接部件电连接所述电极和所述基底，并包含Au或Cu。所述第一密封部件密封所述第一半导体芯片和所述第一连接部件。一个或多个第二半导体芯片层叠在所述第一密封部件上。所述第二密封部件密封所述第一连接部件、所述一个或多个第二半导体芯片以及一个或多个第二连接部件。所述第一密封部件中的Cl离子和Br离子的总重量W1与所述第一密封部件和所述基底的树脂的重量W0的比率小于等于7.5ppm。