公开(公告)号：CN116457933A

公开(公告)日：2023-07-18

申请号：CN202180077082.8

申请日：2021-11-09

Applicant: 国际商业机器公司

Inventor： 陈敬慈 ,  N·A·兰兹洛 ,  V·纳拉亚南 ,  野上毅

IPC: H01L21/768

Abstract: 提供一种互连的制造方法。该方法包括形成拓扑半金属层。该方法还包括图案化拓扑半金属层以形成一个或多个互连。该方法还包括在一个或多个互连之间形成电介质层。该方法还包括在一个或多个互连和电介质层的顶部上形成密封电介质盖层。

公开(公告)号：CN104541369A

公开(公告)日：2015-04-22

申请号：CN201380042332.X

申请日：2013-08-08

Applicant: 国际商业机器公司

Inventor： J·布吕莱 ,  V·纳拉亚南 ,  D·法伊弗 ,  J-O·普卢沙尔 ,  宋培林

IPC: H01L23/58 ,  H01L21/66

CPC classification number: H01L23/57 ,  G06F7/588 ,  G06F21/73 ,  G09C1/00 ,  H01L22/34 ,  H01L2924/0002 ,  H04L9/0866 ,  H01L2924/00

Abstract: 本发明公开了具有物理不可克隆功能的安全器件以及制造所述安全器件的方法。器件包括衬底以及在所述衬底上形成的至少一个高k/金属栅器件，所述至少一个高k/金属栅器件代表所述物理不可克隆功能。在一些实施例中，所述至少一个高k/金属栅器件可以经过可变性增强。在一些实施例中，所述安全器件可以包括用于测量所述至少一个高k/金属栅器件的至少一个属性的测量电路。

公开(公告)号：CN102405516B

公开(公告)日：2015-03-25

申请号：CN201080017383.3

申请日：2010-04-15

Applicant: 国际商业机器公司

Inventor： J·B·常 ,  L·常 ,  R·T·莫 ,  V·纳拉亚南 ,  J·W·斯雷特

IPC: H01L21/335

CPC classification number: H01L29/7856 ,  H01L29/66795

Abstract: 提供多阈值(Vt)场效应晶体管(FET)器件及其制造技术。在一个方面，提供一种FET器件，其包括：源极区；漏极区；至少一个沟道，其使所述源极区与所述漏极区互连；以及栅极，其围绕所述沟道的至少一部分，所述栅极被配置为归因于遍及所述栅极的至少一种带边金属的选择性放置而具有多个阈值。

公开(公告)号：CN103871895A

公开(公告)日：2014-06-18

申请号：CN201310628242.0

申请日：2013-11-29

Applicant: 国际商业机器公司 ,  格罗方德半导体股份有限公司 ,  瑞萨电子株式会社

Inventor： L·F·艾杰 ,  M·M·弗兰克 ,  B·S·哈伦 ,  A·英拿达 ,  S·K·卡纳卡萨巴帕西 ,  A·科努尔 ,  V·纳拉亚南 ,  V·K·帕鲁楚利 ,  徐顺天

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66795 ,  H01L29/41791

Abstract: 一种用于制造场效应晶体管器件的方法，包括：在基底上图案化鳍部，在布置在基底上的一部分鳍部和一部分绝缘层上方图案化栅叠层，在栅叠层、一部分鳍部及一部分绝缘层上方形成保护屏障，保护屏障包封栅叠层，第二绝缘层在部分鳍部和保护屏障上方沉积，执行第一蚀刻过程以便选择性地去除部分第二绝缘层而无需显著去除保护屏障以便限定空腔，所述空腔暴露鳍部的部分源区和漏区，并且导电材料在空腔内沉积。

公开(公告)号：CN101364600B

公开(公告)日：2011-01-12

申请号：CN200810131359.7

申请日：2008-08-06

Applicant: 国际商业机器公司

Inventor： E·A·卡蒂尔 ,  V·K·帕鲁许里 ,  B·B·多里斯 ,  V·纳拉亚南 ,  B·P·林德

IPC: H01L27/092 ,  H01L27/12 ,  H01L29/78 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8238 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823842 ,  H01L21/823807 ,  H01L29/49 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/785

Abstract: 本发明涉及电路结构及处理电路结构的方法。公开了具有PFET和NFET器件的FET器件结构，所述PFET和所述NFET器件具有高k介质栅极绝缘体、包含金属的栅极、以及阈值调整帽层。所述NFET栅极叠层和所述PFET栅极叠层均具有在所述NFET器件中和所述PFET器件中的相同的部分。所述相同的部分包含至少栅极金属层和帽层。由于所述相同的部分，简化了器件制造，需要较少数目的掩模。此外，作为使用单层金属用于两种类型的器件的栅极的结果，NFET和PFET的端电极可以以直接物理接触的方式彼此对接。还通过所述高k介质的氧暴露来调整器件阈值。阈值旨在用于低功耗器件操作。

公开(公告)号：CN101866924A

公开(公告)日：2010-10-20

申请号：CN201010165210.8

申请日：2010-04-20

Applicant: 国际商业机器公司

Inventor： R·T·莫 ,  卜惠明 ,  M·P·胡齐克 ,  W·K·汉森 ,  M·V·卡勒 ,  V·纳拉亚南

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/41

CPC classification number: H01L21/823807 ,  H01L21/28097 ,  H01L21/28194 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/1054 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66651 ,  H01L29/78

Abstract: 本发明涉及半导体器件及其制造方法。提供了一种形成半导体器件的方法，其包括在所述衬底的p型器件区域的顶上形成含Ge层。之后，在衬底的第二部分中形成第一电介质层，并且将第二电介质层形成为覆盖在所述衬底的所述第二部分中的所述第一电介质层之上且覆盖在所述衬底的所述第一部分之上。然后，在所述衬底的所述p型器件区域和所述n型器件区域的顶上形成栅极结构，其中所述n型器件区域的栅极结构包括稀土金属。

公开(公告)号：CN101842898A

公开(公告)日：2010-09-22

申请号：CN200880113646.3

申请日：2008-09-30

Applicant: 国际商业机器公司

Inventor： M·M·弗兰克 ,  A·库马尔 ,  V·纳拉亚南 ,  V·帕鲁丘里 ,  J·斯雷特

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/1104 ,  H01L27/11 ,  H01L27/1108

Abstract: 本发明提供了用于组合彼此具有不同阈值电压要求的晶体管的技术。在一方面，一种半导体装置包含：基板，其具有第一和第二nFET区域，以及第一和第二pFET区域；在基板上的位于第一nFET区域上方的逻辑nFET；在基板上的位于第一pFET区域上方的逻辑pFET；在基板上的位于第二nFET区域上方的SRAM nFET；以及在基板上的位于第二pFET区域上方的SRAM pFET，各自包含栅堆叠，所述栅堆叠具有位于高K层上方的金属层。逻辑nFET栅堆叠还包含覆盖层，将金属层与高K层分开，其中覆盖层还被配置为相对于逻辑pFET、SRAM nFET、以及SRAM pFET中的一个或更多个的阈值电压，偏移逻辑nFET的阈值电压。

公开(公告)号：CN101409234A

公开(公告)日：2009-04-15

申请号：CN200810128976.1

申请日：2008-06-27

Applicant: 国际商业机器公司

Inventor： S·古哈 ,  F·R·迈克费里 ,  V·纳拉亚南 ,  V·K·帕鲁楚利 ,  J·J·约卡斯

IPC: H01L21/285 ,  H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  C23C16/40

CPC classification number: H01L21/28088 ,  H01L21/28194 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 一种在高k栅极电介质/界面层的叠层上形成包含电正性金属的覆盖层的方法，其避免化学和物理地更改高k栅极电介质和界面层。该方法包括在大约400℃或更低的温度下包含电正性金属的前体的化学汽相沉积。本发明也提供半导体结构例如MOSCAP和MOSFET，其包括位于高k栅极电介质和界面层的叠层上的化学汽相沉积的包含电正性金属的覆盖层。CVD包含电正性金属的覆盖层的存在不会物理或化学地更改高k栅极电介质和界面层。

公开(公告)号：CN101364599A

公开(公告)日：2009-02-11

申请号：CN200810128077.1

申请日：2008-07-29

Applicant: 国际商业机器公司

Inventor： E·A·卡蒂尔 ,  V·帕鲁许里 ,  张郢 ,  M·L·斯特恩 ,  V·纳拉亚南 ,  B·P·林德 ,  M·T·罗布森 ,  B·B·多里斯

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明涉及CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器。公开了一种CMOS结构，其中两种类型的FET器件均具有包含高k介质的栅极绝缘体、以及包含金属的栅极。单独调整所述两种类型的器件的阈值。对于一种类型的器件，通过将所述高k介质暴露到氧来设定其阈值。在氧暴露期间，使用应力介质层覆盖另一种类型的器件，所述应力层还会阻止氧穿透到另一种类型的器件的高k栅极介质。还通过将NFET和PFET器件两者的所述栅极的有效功函数调整为接近带边值来进一步提高所述CMOS结构的高性能。

公开(公告)号：CN101364546A

公开(公告)日：2009-02-11

申请号：CN200810145597.3

申请日：2008-08-05

Applicant: 国际商业机器公司

Inventor： M·W·科佩尔 ,  王允愈 ,  V·纳拉亚南 ,  B·B·多里斯

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/51 ,  H01L29/423

CPC classification number: H01L29/513 ,  H01L21/28026 ,  H01L21/28229 ,  H01L21/823857 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7833

Abstract: 本发明涉及具有稳定的阈值修改材料的FET器件及其方法。公开了一种用于制造FET器件的方法。所述FET器件具有栅极绝缘体和阈值修改材料，所述栅极绝缘体具有高k介质部分。所述方法将稳定材料引入到栅极绝缘体中以阻止一种或多种金属从所述阈值修改材料穿过所述栅极绝缘体的所述高k部分。引进所述稳定材料包括在包含所述一种或多种金属的氧化物的层上设置稳定剂。还将稳定材料并入到所述高k介质中。应用本方法会产生具有独特的栅极绝缘体结构的FET器件。