公开(公告)号：CN101842898A

公开(公告)日：2010-09-22

申请号：CN200880113646.3

申请日：2008-09-30

Applicant: 国际商业机器公司

Inventor： M·M·弗兰克 ,  A·库马尔 ,  V·纳拉亚南 ,  V·帕鲁丘里 ,  J·斯雷特

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/1104 ,  H01L27/11 ,  H01L27/1108

Abstract: 本发明提供了用于组合彼此具有不同阈值电压要求的晶体管的技术。在一方面，一种半导体装置包含：基板，其具有第一和第二nFET区域，以及第一和第二pFET区域；在基板上的位于第一nFET区域上方的逻辑nFET；在基板上的位于第一pFET区域上方的逻辑pFET；在基板上的位于第二nFET区域上方的SRAM nFET；以及在基板上的位于第二pFET区域上方的SRAM pFET，各自包含栅堆叠，所述栅堆叠具有位于高K层上方的金属层。逻辑nFET栅堆叠还包含覆盖层，将金属层与高K层分开，其中覆盖层还被配置为相对于逻辑pFET、SRAM nFET、以及SRAM pFET中的一个或更多个的阈值电压，偏移逻辑nFET的阈值电压。

公开(公告)号：CN101842898B

公开(公告)日：2013-08-14

申请号：CN200880113646.3

申请日：2008-09-30

Applicant: 国际商业机器公司

Inventor： M·M·弗兰克 ,  A·库马尔 ,  V·纳拉亚南 ,  V·帕鲁丘里 ,  J·斯雷特

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/1104 ,  H01L27/11 ,  H01L27/1108

Abstract: 本发明提供了用于组合彼此具有不同阈值电压要求的晶体管的技术。在一方面，一种半导体装置包含：基板，其具有第一和第二nFET区域，以及第一和第二pFET区域；在基板上的位于第一nFET区域上方的逻辑nFET；在基板上的位于第一pFET区域上方的逻辑pFET；在基板上的位于第二nFET区域上方的SRAM nFET；以及在基板上的位于第二pFET区域上方的SRAM pFET，各自包含栅堆叠，所述栅堆叠具有位于高K层上方的金属层。逻辑nFET栅堆叠还包含覆盖层，将金属层与高K层分开，其中覆盖层还被配置为相对于逻辑pFET、SRAM nFET、以及SRAM pFET中的一个或更多个的阈值电压，偏移逻辑nFET的阈值电压。

公开(公告)号：CN102986010A

公开(公告)日：2013-03-20

申请号：CN201180023254.X

申请日：2011-03-31

Applicant: 国际商业机器公司

Inventor： J·斯雷特 ,  S·邦萨伦提普 ,  G·科恩

IPC: H01L21/335 ,  H01L21/336 ,  H01L21/306 ,  H01L29/04 ,  H01L29/06 ,  H01L29/775 ,  H01L29/78 ,  B82Y30/00 ,  B82Y40/00 ,  B82Y10/00

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/302 ,  H01L21/3247 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 本发明提供一种修改具有设置在绝缘体上的半导体的晶片的方法，所述方法包括以下步骤：分别在第一和第二晶片区域处形成在每个端部处连接至半导体衬垫的第一和第二纳米线沟道，其中第二纳米线沟道侧壁比第一纳米线沟道侧壁相对于所述半导体的晶面更加错位；以及朝向所述侧壁与所述晶面之间的对准状态转移所述半导体，以使所述第一和第二纳米线沟道之间的厚度差反映所述第二纳米线沟道侧壁的更大错位。

公开(公告)号：CN102986010B

公开(公告)日：2016-02-17

申请号：CN201180023254.X

申请日：2011-03-31

Applicant: 国际商业机器公司

Inventor： J·斯雷特 ,  S·邦萨伦提普 ,  G·科恩

IPC: H01L21/335 ,  H01L21/336 ,  H01L21/306 ,  H01L29/04 ,  H01L29/06 ,  H01L29/775 ,  H01L29/78 ,  B82Y30/00 ,  B82Y40/00 ,  B82Y10/00

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  H01L21/302 ,  H01L21/3247 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

Abstract: 本发明提供一种修改具有设置在绝缘体上的半导体的晶片的方法，所述方法包括以下步骤：分别在第一和第二晶片区域处形成在每个端部处连接至半导体衬垫的第一和第二纳米线沟道，其中第二纳米线沟道侧壁比第一纳米线沟道侧壁相对于所述半导体的晶面更加错位；以及朝向所述侧壁与所述晶面之间的对准状态转移所述半导体，以使所述第一和第二纳米线沟道之间的厚度差反映所述第二纳米线沟道侧壁的更大错位。