公开(公告)号：CN101842898A

公开(公告)日：2010-09-22

申请号：CN200880113646.3

申请日：2008-09-30

Applicant: 国际商业机器公司

Inventor： M·M·弗兰克 ,  A·库马尔 ,  V·纳拉亚南 ,  V·帕鲁丘里 ,  J·斯雷特

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/1104 ,  H01L27/11 ,  H01L27/1108

Abstract: 本发明提供了用于组合彼此具有不同阈值电压要求的晶体管的技术。在一方面，一种半导体装置包含：基板，其具有第一和第二nFET区域，以及第一和第二pFET区域；在基板上的位于第一nFET区域上方的逻辑nFET；在基板上的位于第一pFET区域上方的逻辑pFET；在基板上的位于第二nFET区域上方的SRAM nFET；以及在基板上的位于第二pFET区域上方的SRAM pFET，各自包含栅堆叠，所述栅堆叠具有位于高K层上方的金属层。逻辑nFET栅堆叠还包含覆盖层，将金属层与高K层分开，其中覆盖层还被配置为相对于逻辑pFET、SRAM nFET、以及SRAM pFET中的一个或更多个的阈值电压，偏移逻辑nFET的阈值电压。

公开(公告)号：CN101842898B

公开(公告)日：2013-08-14

申请号：CN200880113646.3

申请日：2008-09-30

Applicant: 国际商业机器公司

Inventor： M·M·弗兰克 ,  A·库马尔 ,  V·纳拉亚南 ,  V·帕鲁丘里 ,  J·斯雷特

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/1104 ,  H01L27/11 ,  H01L27/1108

Abstract: 本发明提供了用于组合彼此具有不同阈值电压要求的晶体管的技术。在一方面，一种半导体装置包含：基板，其具有第一和第二nFET区域，以及第一和第二pFET区域；在基板上的位于第一nFET区域上方的逻辑nFET；在基板上的位于第一pFET区域上方的逻辑pFET；在基板上的位于第二nFET区域上方的SRAM nFET；以及在基板上的位于第二pFET区域上方的SRAM pFET，各自包含栅堆叠，所述栅堆叠具有位于高K层上方的金属层。逻辑nFET栅堆叠还包含覆盖层，将金属层与高K层分开，其中覆盖层还被配置为相对于逻辑pFET、SRAM nFET、以及SRAM pFET中的一个或更多个的阈值电压，偏移逻辑nFET的阈值电压。