公开(公告)号：CN101364599B

公开(公告)日：2010-09-15

申请号：CN200810128077.1

申请日：2008-07-29

Applicant: 国际商业机器公司

Inventor： E·A·卡蒂尔 ,  V·帕鲁许里 ,  张郢 ,  M·L·斯特恩 ,  V·纳拉亚南 ,  B·P·林德 ,  M·T·罗布森 ,  B·B·多里斯

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明涉及CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器。公开了一种CMOS结构，其中两种类型的FET器件均具有包含高k介质的栅极绝缘体、以及包含金属的栅极。单独调整所述两种类型的器件的阈值。对于一种类型的器件，通过将所述高k介质暴露到氧来设定其阈值。在氧暴露期间，使用应力介质层覆盖另一种类型的器件，所述应力层还会阻止氧穿透到另一种类型的器件的高k栅极介质。还通过将NFET和PFET器件两者的所述栅极的有效功函数调整为接近带边值来进一步提高所述CMOS结构的高性能。

公开(公告)号：CN100555600C

公开(公告)日：2009-10-28

申请号：CN200480031952.4

申请日：2004-11-05

Applicant: 国际商业机器公司

Inventor： 安·L.·斯蒂根 ,  海宁·S.·杨 ,  张郢

IPC: H01L21/762 ,  H01L21/8238

CPC classification number: H01L29/7833 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/26506 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7846 ,  H01L29/7849

Abstract: 一种制造器件的方法，所述器件包括n型和p型器件。在本发明的一方面中，该方法涉及对半导体衬底的一部分掺杂、以及通过去除半导体衬底的该掺杂部分的至少一部分而在半导体衬底中形成间隙。该方法还涉及在半导体衬底的至少一部分间隙中生长应变层。对于n型器件，应变层生长在位于n型器件沟道基本上正下方的至少一部分上。对于p型器件，应变层生长在位于p型器件的源区或漏区基本上正下方但基本上不位于p型器件的沟道下方的至少一部分上。

公开(公告)号：CN101276787A

公开(公告)日：2008-10-01

申请号：CN200810083457.8

申请日：2008-03-05

Applicant: 国际商业机器公司

Inventor： 张郢 ,  阎红雯 ,  B·B·多丽斯 ,  杨庆云 ,  R·加甘纳桑 ,  陈自强

IPC: H01L21/8234 ,  H01L21/8238

CPC classification number: H01L29/4966 ,  H01L21/28194 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/517

Abstract: 公开了一种制造半导体结构的方法。实施例中公开了多种用于制造双栅极半导体结构的集成方案。通过使用新颖的集成方案，使多晶硅栅极MOSFET和高k电介质金属栅极MOSFET形成在相同的半导体衬底上，尽管栅极堆叠的组成不同并且导致不同的蚀刻速率。在这些集成方案中，将薄多晶硅层用于一种类型的栅电极，而将含硅层用于另一种类型的栅电极，以平衡不同的蚀刻速率并且使得能够蚀刻两种不同的栅极堆叠。

公开(公告)号：CN101164157A

公开(公告)日：2008-04-16

申请号：CN200480031952.4

申请日：2004-11-05

Applicant: 国际商业机器公司

Inventor： 安·L.·斯蒂根 ,  海宁·S.·杨 ,  张郢

IPC: H01L21/762 ,  H01L21/8238

CPC classification number: H01L29/7833 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02658 ,  H01L21/26506 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/7846 ,  H01L29/7849

Abstract: 一种制造器件的方法，所述器件包括n型和p型器件。在本发明的一方面中，该方法涉及对半导体衬底的一部分掺杂、以及通过去除半导体衬底的该掺杂部分的至少一部分而在半导体衬底中形成间隙。该方法还涉及在半导体衬底的至少一部分间隙中生长应变层。对于n型器件，应变层生长在位于n型器件沟道基本上正下方的至少一部分上。对于p型器件，应变层生长在位于p型器件的源区或漏区基本上正下方但基本上不位于p型器件的沟道下方的至少一部分上。

公开(公告)号：CN101083267A

公开(公告)日：2007-12-05

申请号：CN200710089328.5

申请日：2007-03-23

Applicant: 国际商业机器公司

Inventor： 阎红雯 ,  理查德·S.·怀斯 ,  宋均镛 ,  张郢 ,  陈自强 ,  杨美基 ,  拉贾劳·加米 ,  穆科施·V.·卡里

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/28079 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/6659

Abstract: 制造CMOS结构的方法使用位于半导体衬底的第一取向区域上方的第一栅极叠层。第二栅极材料层位于第一栅极叠层和横向相邻的所述半导体衬底的第二取向区域上。平面化层位于第二栅极材料层上。对平面化层和第二栅极材料层进行非选择性蚀刻，以形成接近第一栅极叠层的高度的第二栅极叠层。可以在第一栅极叠层上形成蚀刻阻止层。结果得到的CMOS结构可以包括不同的栅极电介质、金属栅极和硅栅极。

公开(公告)号：CN102414788B

公开(公告)日：2016-02-24

申请号：CN201080018567.1

申请日：2010-06-01

Applicant: 国际商业机器公司

Inventor： W·格拉哈姆 ,  S·古哈 ,  O·古纳万 ,  G·S·图勒维斯基 ,  王克嘉 ,  张郢

IPC: H01L21/20

CPC classification number: H01L31/035227 ,  Y10S977/813 ,  Y10S977/827

Abstract: 提供用于制造基于纳米线/微线的太阳能电池的技术。在一个方面中，提供用于制造太阳能电池的方法。该方法包括以下步骤。提供掺杂衬底。在该衬底上沉积单层球体。该球体包括纳米球、微球或其组合。修整该球体以在单层中的单独球体之间引入空间。修整后的球体被用作掩模以对该衬底中的接线进行图案化。该接线包括纳米线、微线或其组合。在图案化的接线上形成掺杂发射极层。在该发射极层之上沉积顶部接触电极。在该衬底的与该接线相反的一侧上沉积底部接触电极。

公开(公告)号：CN101849278B

公开(公告)日：2012-10-03

申请号：CN200880015367.3

申请日：2008-04-08

Applicant: 国际商业机器公司

Inventor： M·P·胡齐克 ,  B·B·多里斯 ,  W·K·汉森 ,  阎红雯 ,  张郢

IPC: H01L21/20

CPC classification number: H01L29/045 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28097 ,  H01L21/31138 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/84

Abstract: 一种用于形成微电子结构的方法使用位于目标层上方的掩模层。可使用掩模层作为蚀刻掩模来蚀刻目标层，以由目标层形成端部锥形的目标层。可将额外目标层形成在端部锥形的目标层上方，且被额外掩模层所掩蔽。可蚀刻额外目标层，以形成构图的额外目标层，其与端部锥形的目标层分隔，并且邻近端部锥形的目标层没有额外目标层残留。本方法可用于制造这样的CMOS结构，该CMOS结构所包括的nFET与pFET栅极电极具有不同的nFET与pFET栅极电极材料。

公开(公告)号：CN101364599A

公开(公告)日：2009-02-11

申请号：CN200810128077.1

申请日：2008-07-29

Applicant: 国际商业机器公司

Inventor： E·A·卡蒂尔 ,  V·帕鲁许里 ,  张郢 ,  M·L·斯特恩 ,  V·纳拉亚南 ,  B·P·林德 ,  M·T·罗布森 ,  B·B·多里斯

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明涉及CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器。公开了一种CMOS结构，其中两种类型的FET器件均具有包含高k介质的栅极绝缘体、以及包含金属的栅极。单独调整所述两种类型的器件的阈值。对于一种类型的器件，通过将所述高k介质暴露到氧来设定其阈值。在氧暴露期间，使用应力介质层覆盖另一种类型的器件，所述应力层还会阻止氧穿透到另一种类型的器件的高k栅极介质。还通过将NFET和PFET器件两者的所述栅极的有效功函数调整为接近带边值来进一步提高所述CMOS结构的高性能。

公开(公告)号：CN100385634C

公开(公告)日：2008-04-30

申请号：CN200410086118.7

申请日：2004-10-19

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  布鲁斯·B·多丽丝 ,  沃纳·A·劳施 ,  张郢

IPC: H01L21/336 ,  H01L21/84 ,  H01L29/78 ,  H01L27/12

CPC classification number: H01L29/66621 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66772 ,  H01L29/7842 ,  H01L29/78687

Abstract: 本发明涉及制造具有凹入沟道的薄SOI CMOS的方法及其制造的器件。根据本发明，在SOI结构上用下述步骤形成具有凸起硅S/D和栅极结构的具有凹陷沟道的RSD FET器件：在硅层上形成SiGe层，在SiGe层上形成RSD层，蚀刻穿过RSD层以及SiGe层，形成栅极空间，该栅极空间向下穿过抵达硅层，从而形成由栅极空间隔开的一对RSD区。在栅极空间的壁上衬上内蚀刻停止层和内侧壁隔离层。在内侧壁隔离层内侧，在硅层上，形成栅极。与同内侧壁隔离层相邻的RSD区之间的栅极相邻，形成外侧壁隔离层。对RSD区掺杂，从而，在SiGe层上的凸起源极/漏极区之间的SOI硅层中形成凹入的沟道。

公开(公告)号：CN1624885A

公开(公告)日：2005-06-08

申请号：CN200410086118.7

申请日：2004-10-19

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  布鲁斯·B·多丽丝 ,  沃纳·A·劳施 ,  张郢

IPC: H01L21/336 ,  H01L21/84 ,  H01L29/78 ,  H01L27/12

CPC classification number: H01L29/66621 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66772 ,  H01L29/7842 ,  H01L29/78687

Abstract: 本发明涉及制造具有凹入沟道的薄SOI CMOS的方法及其制造的器件。根据本发明，在SOI结构上用下述步骤形成具有凸起硅S/D和栅极结构的具有凹陷沟道的RSD FET器件：在硅层上形成SiGe层，在SiGe层上形成RSD层，蚀刻穿过RSD层以及SiGe层，形成栅极空间，该栅极空间向下穿过抵达硅层，从而形成由栅极空间隔开的一对RSD区。在栅极空间的壁上衬上内蚀刻停止层和内侧壁隔离层。在内侧壁隔离层内侧，在硅层上，形成栅极。与同内侧壁隔离层相邻的RSD区之间的栅极相邻，形成外侧壁隔离层。对RSD区掺杂，从而，在SiGe层上的凸起源极/漏极区之间的SOI硅层中形成凹入的沟道。