-
公开(公告)号：CN101849278B
公开(公告)日：2012-10-03
申请号：CN200880015367.3
申请日：2008-04-08
Applicant: 国际商业机器公司
IPC: H01L21/20
CPC classification number: H01L29/045 , H01L21/28079 , H01L21/28088 , H01L21/28097 , H01L21/31138 , H01L21/32137 , H01L21/32139 , H01L21/823842 , H01L21/823857 , H01L21/84
Abstract: 一种用于形成微电子结构的方法使用位于目标层上方的掩模层。可使用掩模层作为蚀刻掩模来蚀刻目标层，以由目标层形成端部锥形的目标层。可将额外目标层形成在端部锥形的目标层上方，且被额外掩模层所掩蔽。可蚀刻额外目标层，以形成构图的额外目标层，其与端部锥形的目标层分隔，并且邻近端部锥形的目标层没有额外目标层残留。本方法可用于制造这样的CMOS结构，该CMOS结构所包括的nFET与pFET栅极电极具有不同的nFET与pFET栅极电极材料。
-
公开(公告)号：CN101866924A
公开(公告)日：2010-10-20
申请号：CN201010165210.8
申请日：2010-04-20
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/8238 , H01L29/41
CPC classification number: H01L21/823807 , H01L21/28097 , H01L21/28194 , H01L21/823842 , H01L21/823857 , H01L29/1054 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/66651 , H01L29/78
Abstract: 本发明涉及半导体器件及其制造方法。提供了一种形成半导体器件的方法，其包括在所述衬底的p型器件区域的顶上形成含Ge层。之后，在衬底的第二部分中形成第一电介质层，并且将第二电介质层形成为覆盖在所述衬底的所述第二部分中的所述第一电介质层之上且覆盖在所述衬底的所述第一部分之上。然后，在所述衬底的所述p型器件区域和所述n型器件区域的顶上形成栅极结构，其中所述n型器件区域的栅极结构包括稀土金属。
-
公开(公告)号：CN1992274B
公开(公告)日：2011-11-09
申请号：CN200610147073.9
申请日：2006-11-14
Applicant: 国际商业机器公司
Inventor： V·纳拉亚南 , T-C·陈 , J·S·纽伯里 , B·B·多里斯 , B·P·林德 , V·K·帕鲁许里 , A·卡勒伽里 , M·L·斯特恩 , M·P·胡齐克 , J·C·阿诺德 , G·A·布莱里 , M·A·格里伯佑 , 金永希
IPC: H01L27/092 , H01L21/8238 , H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/823842
Abstract: 本发明涉及互补金属-氧化物-半导体(CMOS)电路，其每个包含至少第一和第二栅极叠层。第一栅极叠层位于半导体衬底中的第一器件区域(例如，n-FET器件区域)上，且从底部至顶部包括至少，栅极介质层、金属栅极导体、和含硅栅极导体。第二栅极叠层位于半导体衬底中的第二器件区域(例如，p-FET器件区域)上，其从底部至顶部包括至少，栅极介质层和含硅栅极导体。第一和第二栅极叠层可以通过本发明各种方法以集成方式形成在半导体衬底上。
-
公开(公告)号：CN1992275A
公开(公告)日：2007-07-04
申请号：CN200610148517.0
申请日：2006-11-17
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/8238 , H01L29/78 , H01L29/49 , H01L21/336 , H01L21/28
CPC classification number: H01L21/823857 , H01L21/28044 , H01L21/28088 , H01L21/823842 , H01L29/4925 , H01L29/495 , H01L29/4966 , H01L29/517
Abstract: 提供了一种半导体结构及其制造方法，其中所述结构包括至少一个nFET器件区和至少一个pFET器件区，其中至少一个所述器件是减薄的含Si栅极的器件，而另一个器件是金属栅极的器件。也就是说，本发明提供了一种半导体结构，其中所述nFET或pFET器件的至少一者包括由减薄的含Si电极即多晶硅电极以及上覆的第一金属构成的栅电极叠层，而另一器件包括具有至少所述第一金属栅极但没有所述减薄的含Si电极的栅电极叠层。
-
公开(公告)号：CN1870289A
公开(公告)日：2006-11-29
申请号：CN200610076093.1
申请日：2006-04-27
Applicant: 国际商业机器公司
CPC classification number: H01L21/28167 , H01L21/28185 , H01L21/28194 , H01L29/4966 , H01L29/517
Abstract: 本发明提供了一种金属叠层结构，该结构稳定了包括含Si导体和Hf基介质的材料叠层的平带电压和阈值电压。本发明通过将含稀土金属层引入材料叠层，从而通过电负性的不同将阈值电压转变到期望电压来稳定平带电压和阈值电压。具体地，本发明提供的金属叠层包括：铪基介质；位于所述铪基介质顶或内部的含稀土金属层；位于所述铪基介质上的导电覆层；以及含Si导体。
-
Patent Agency Ranking
公开(公告)号：CN101814502B
公开(公告)日：2012-06-20
申请号：CN201010004777.7
申请日：2010-01-20
Applicant: 国际商业机器公司
Inventor： 权彦五 , S·A·克里施南 , 安藤孝 , M·P·胡齐克 , M·M·弗兰克 , W·K·汉森 , R·杰哈 , 梁越 , V·纳拉亚南 , R·拉马钱德兰 , K·K·H·黄
IPC: H01L27/092 , H01L29/49 , H01L21/8238 , H01L21/28
CPC classification number: H01L21/823842 , H01L21/28088 , H01L21/823807 , H01L21/823857 , H01L29/1054 , H01L29/4966 , H01L29/517
Abstract: 本发明涉及一种具有双金属栅极的半导体器件以及制造方法。一种半导体器件包括：半导体衬底；形成在所述衬底上的PFET，所述PFET包括设置在所述衬底上的SiGe层、设置在所述SiGe层上的高k电介质层、设置在所述高k电介质层上的第一金属层、设置在所述第一金属层上的第一中间层、设置在所述第一中间层上的第二金属层、设置在所述第二金属层上的第二中间层、以及设置在所述第二中间层上的第三金属层；形成在所述衬底上的NFET，所述NFET包括设置在所述衬底上的所述高k电介质层、设置在所述高k电介质层上的所述第二中间层、以及设置在所述第二中间层上的所述第三金属层。可选地，省去所述第一金属层。一种制造该器件的方法包括提供SiO2和α-Si层或dBARC层。
-
公开(公告)号：CN102341894A
公开(公告)日：2012-02-01
申请号：CN201080010188.8
申请日：2010-04-14
Applicant: 国际商业机器公司
IPC: H01L21/31
CPC classification number: H01L29/517 , H01L21/28185 , H01L21/823842 , H01L21/823857 , H01L29/49 , H01L29/7833
Abstract: 在一个实施例中，本发明提供了一种形成半导体器件的方法，其包括：提供衬底，所述衬底包括第一导电类型区域和第二导电类型区域；形成栅极叠层，其包括在所述第一导电类型区域和所述第二导电类型区域顶上的栅极电介质以及覆盖所述高k栅极电介质的第一金属栅极导体；去除所述第一金属栅极导体的在所述第一导电类型区域中的部分，以暴露所述第一导电类型区域中的所述栅极电介质；向所述衬底施加基于氮的等离子体，其中所述基于氮的等离子体使在所述第一导电类型区域中的栅极电介质氮化，并使所述第二导电类型区域中的第一金属栅极导体氮化；以及形成第二金属栅极导体，其至少覆盖所述第一导电类型区域中的栅极电介质。
-
公开(公告)号：CN101849278A
公开(公告)日：2010-09-29
申请号：CN200880015367.3
申请日：2008-04-08
Applicant: 国际商业机器公司
IPC: H01L21/20
CPC classification number: H01L29/045 , H01L21/28079 , H01L21/28088 , H01L21/28097 , H01L21/31138 , H01L21/32137 , H01L21/32139 , H01L21/823842 , H01L21/823857 , H01L21/84
Abstract: 一种用于形成微电子结构的方法使用位于目标层上方的掩模层。可使用掩模层作为蚀刻掩模来蚀刻目标层，以由目标层形成端部锥形的目标层。可将额外目标层形成在端部锥形的目标层上方，且被额外掩模层所掩蔽。可蚀刻额外目标层，以形成构图的额外目标层，其与端部锥形的目标层分隔，并且邻近端部锥形的目标层没有额外目标层残留。本方法可用于制造这样的CMOS结构，该CMOS结构所包括的nFET与pFET栅极电极具有不同的nFET与pFET栅极电极材料。
-
公开(公告)号：CN101361173A
公开(公告)日：2009-02-04
申请号：CN200780001799.4
申请日：2007-01-03
Applicant: 国际商业机器公司
IPC: H01L21/336
CPC classification number: H01L29/517 , H01L21/28088 , H01L21/823828 , H01L21/823857 , H01L29/4966 , H01L29/513 , H01L29/78 , H01L2924/0002 , H01L2924/00
Abstract: 提供半导体结构，例如场效应晶体管(FET)和/或金属－氧化物－半导体电容器(MOSCAP)，其中通过向包含金属的材料层中引入金属杂质来改变导电电极叠层的功函数，该包含金属的材料层与导电电极一起存在于电极叠层中。金属杂质的选择取决于电极具有n型功函数还是p型功函数。本发明还提供一种制造该半导体结构的方法。金属杂质的引入可以通过共沉积这样的层而实现，该层包含包含金属的材料和改变功函数的金属材料，形成其中在包含金属的材料的层之间存在金属杂质层的叠层，或者通过在包含金属的材料之上和/或之下形成包括金属杂质的材料层，然后加热该结构以将金属杂质引入包含金属的材料中而实现。
-
公开(公告)号：CN101814502A
公开(公告)日：2010-08-25
申请号：CN201010004777.7
申请日：2010-01-20
Applicant: 国际商业机器公司
Inventor： 权彦五 , S·A·克里施南 , 安藤孝 , M·P·胡齐克 , M·M·弗兰克 , W·K·汉森 , R·杰哈 , 梁越 , V·纳拉亚南 , R·拉马钱德兰 , K·K·H·黄
IPC: H01L27/092 , H01L29/49 , H01L21/8238 , H01L21/28
CPC classification number: H01L21/823842 , H01L21/28088 , H01L21/823807 , H01L21/823857 , H01L29/1054 , H01L29/4966 , H01L29/517
Abstract: 本发明涉及一种具有双金属栅极的半导体器件以及制造方法。一种半导体器件包括：半导体衬底；形成在所述衬底上的PFET，所述PFET包括设置在所述衬底上的SiGe层、设置在所述SiGe层上的高k电介质层、设置在所述高k电介质层上的第一金属层、设置在所述第一金属层上的第一中间层、设置在所述第一中间层上的第二金属层、设置在所述第二金属层上的第二中间层、以及设置在所述第二中间层上的第三金属层；形成在所述衬底上的NFET，所述NFET包括设置在所述衬底上的所述高k电介质层、设置在所述高k电介质层上的所述第二中间层、以及设置在所述第二中间层上的所述第三金属层。可选地，省去所述第一金属层。一种制造该器件的方法包括提供SiO2和α-Si层或dBARC层。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.02 seconds)
